Устройство синхронизации по циклам
4 л
O ill H C A H A K
И,3 0 Б Р Е Т Е l1 И Я С- ООК2Зиая
t 0 TQXHff f(@((TBR
Ьд
Союз Советских
СОЦИаПИСтИл(ааКИ((P GCfl )Gaff((к лвт.о(скомv саид):-т)=льству (6() ДО((ОЛ((((ТЕЛ(:((ОЕ f< g (I"(. СИИЙ-ВУ
4 (21) M. ЫЛ. (2 ) Зайвл ((О 11.0777 (Rl) 2506113/18-09
Н 04 L 7/08
С (т т(:ОЕйИИЕ((ИЕМ За((В((((№
Государствепяы((коиитот (=C(: f2
ИО ЯСЛЯМ К30(2PCTCIIH(f
ll OTf(P_#_Tl(f"f (23) HVf(oPf(TeT (63) УДЫ 621. 394 . .662(088.8) Опт(бди((Ова((О 1504,79. EKJtA(. YQ(fb 34 14
Дата Опуб fff(f(a(fa;f((((Оп((л еи((((1504.79 (72) Автор
f f g g g P..-» Г <л (((1(1
И . 42. Хомил(Р() 3,В,ЯЩ!ТЯД
Пензенский завод-ВТУЗ при заводе ВЗМфилиал пензенского политехнического института
{54) УСТРОИСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ
Изобретение относится к электросвязи и может использоваться в устрой(ствах цикловой синхронизации систем передачи двоичной информации, применяющих маркерные синхрослова.
Одно из известных устройств синхронизации содержит приемник двоичных сигналов, соединенный одним выходом с регистром сдвига и дешифратором (селектором) синхрослов, а другим вы- -0 и ходом через накопитель с блоком коммутации (1).
Однако известное устройство не имеет достаточной помехоустойчивости.
И
Наиболее близким техническим решением является устройство синхронизации по циклам, содержащее приемник двоичных сигналов, сигнальный выход которого через накопитель подключен к одному из входов блока коммутации, а также дешифратор, регистр сдвига и счетчик (2).
Однако и зто устройство недостататочно помехоустойчиво.
Цель изобретения — повышение помехоустойчивости устройства.
Для этого в устройство синхронизации по циклам, содержащее приемник цвоичных сигналов, сигнальный выход л(((которого через накопитель подключен к од :ому из входов блока коммутации, а также дешифратор, регистр сдвига и счетчик, введены формирователь отношений сигнал/шум и реша(ощий блок, к входам которого подключены два канала обработки сигнала, каждый из которых состоит из последовательно соединенных ключа, блока памяти и блока сравнения, приче..(к входу одного канала обработки сигнала подключен выход счетчика, а к входу другого канала обработки сигнала-соответствующие выходы накопителя .через формирователь отношений сигнал/шум„ выход решающего блока подключен к управляющим входам ключей обоих каналов обработки сигнала, а информационный выход приемника двоичных сигналов через последовательно соединенные оегистр сдвига и дешифратор подключен к другим входам блока ком(лутации, выход которого подключен к входу счетчика.
На чертеже представлена структурная электрическая схема предложенного устройства. устройство синхронизации по циклам содержит приемник 1 двоичных сигналов, HBI Формула изобретения 1. Авторское Р 318172, кл. Н 2. Авторское Р 543183, кл. Н с видетельство СССР 04 L 7/10, 1968. свидетельство СССР 04 Х 7/08, 1973. ЦНИИПИ "àêàç 1825/59 Тираж 774 Подписное Филиал ППП Патент,r.Óæãopoä,óë.Ïðoåêòíàÿ,4 с) тор 5,, счетчик 6, формирователь 7 отношений сигнал/шум, решающий 6J! о!< 8, два канала 9, 10 обработки сигнала р каждый из которы содержи т ключи 11, 12, блоки памяти 13, 14 и блоки сравнения 15„ 16 соответственно, . 5 Устройство работает следующим образо . Принимаемая последовательность знаков иэ приемника 1 поступает в регистр сдвига 4 и анализируется на дешифра- 10 торе 5, причем на его выходах поя9ляются единичные сигналы при совпадении соответствующих знаков со структурой синхрослова. Одновременно сигналы регистрации 15 принятых зйакîв чере3 накопитель 2 поступают на .блок коммутации 3, который вырабатывает соответствующее число единичных сигналов, определяемое Ко личеством совпадающих знаков синхрослова (при надежной регистрации) . и количеством несовпадающих знаков (при ненадежной регистрации), которое подсчитывается счетчиком б для каждого сдвига информации. Показания счетчика б сравниваются в блоке сравнения 15 с пороговым значением, хранящимся в блоке памяти 13, и результаты „.сравнения поступают в ререшающий блок 8. Решающий блок 8 принимает решение о выделении синхросигнала, если значение корреляционной функции на счетчике б соответствует или превышает пороговое значение, храняцееся в блоке памяти 13, причем новое 35 значение порога записывается через ключ 11. Формирователь 7 на основе накоп ленных сигналов ненадежной регистра-. ции определяет текущее значение от- 40 ношения сигнал/шум, которсе сравнивается в блоке сравнения 16 с отношением сигнал/шум в блоке памяти 14, которое соответствовало ранее установленному значению порога в блоке памяти 13 45 Таким образом, если уровень помех в канале связи изменяется в большую или меньшую сторону, то соответству .ощим образом и интерпретируются результаты, поступающие с блока сравнения 15 в решающий блок 8. С помощью ключа 12 в блок памяти 14 заносится значение отношения сигнал/шум, при котором произошло текущее выделение синхросигнала. В результате повышается помехоустойчивость выделения синхросигналов. Устройство синхронизации по циклам, содержащее приемник двоичных сигналов, сигнальный выход которого через накопитель подключен к одному иэ входов блока коммутации, а также дешифратор, регистр сдвига и счетчик, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены формирователь отношений сигнал/шум и решающий блок, к входам которого подключены два канала обработки сигнала, каждый иэ которых состоит иэ последовательно соединенных ключа, блока памяти и блока сравнения, причем к входу одного канала обработки сигнала подключен выход счетчика, а к входу другого какала обработки сигнала — соответствующие выходы накопителя через формирователь отношений сигнал/шум, выход решающего блока подключен к управляющим входам ключей обоих каналов обработки сигнала, а информационный выход приемника двоичных сигналов через последовательно соединенные регистр сдвига и дешифратор подключен к другим входам блока коммутации, выход которого подключен к входу счетчика. Источники информации, принятые во внимание при экспертизе
