Формирователь составных сигналов

 

!

iO П И С А Н И Е гф666200

ИЗОБРЕТЕНЙ Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

-" наи

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.07.76 (21) 2391472/18-21 с присоединением заявки . е (23) Приоритет (51) М. Кл.-"

Н ОЗК 1!00

Государственный комитет (43) Опубликовано 30.04.79. Бюллетень г,е 16 (53) УДК 621.373 (088.8) по делам изобретений и открытий (45) Дата опубликования описания 30.04.79 (72) Авторы изобретения

В. Г. Осипенко и В. И. Родзин (71) Заявитель Таганрогский радиотехнический институт им. В. Д. Калмыкова (54) ФОРМИРОВАТЕЛЪ СОСТАВНЫХ СИГНАЛОВ

Изобретение относится к радиотехнике и может быть использовано в различной радиотехнической аппаратуре.

Известен формирователь составных сигналов, содержащий первый рсверсивный коммутатор каналов, первый и последний выходы которого соединены через первый и второй переключатели с запускающим входом второго реверсивного коммутатора каналов, а первый выход блока управления связан с запускающим входом первого реверсивного коммутатора каналов, ключи, управляющие входы которых соединены с выходами обоих реверсивных коммутаторов каналов, первые сигнальные входы — с внсшним источником напряжения, а выходы связаны через дозирующие резисторы, суммирующее устройство, первый фазоинвсрсный каскад и первый двухканальный коммутатор с выходной шиной. Ключи по своим первым управляющим входам объединены в параллельныс группы, образующие вертикальные каналы, а по вторым— в параллельные группы, образующис горизонтальные каналы. Другие выходы блока управления соединены с управляющими входами обоих ревсрсивных коммутаторов каналов и первого двухканального коммутатора (1).

Однако этот формирователь обладает невысокой точностью формирования сигналов.

Цель изобретения — повышение точности формирования сигналов.

Для этого в формирователь составных сигналов, содсржапптй первый реверсивным коммутатор каналов, первый и последний выходы которого соединены через псрвый и второ переключатели с запускающим входом второго реверсивного коммутатора каналов, первый выход блока управления связан с запускающим входом первого реверсивного коммутатора каналов, ключи, управляющие входы которых соединены с

15 выходами обоих реверсивных коммутаторов каналов, первые сигнальные входы — с внешним исто шиком напряжения, а выходы связаны чсрез дозирующие резисторы, суммирующее устройство, первый фазоинверсный каскад и первый двухканальный коммутатор с выходной шиной, причем ключи по своим первым управляющим входам объединены в параллельные группы, образующие вертикальные каналы, а по вторым — в параллельные группы, образующие горизонтальные каналы, другие выходы блока управления подключены к управляющим входам обоих реверсивных коммутаторов каналов и первого двухканального коммутатора, введены устройство

1)6()2()0

Задср5кк!1,, I 01)OII фа;3()и1!130>!)спь!!! е!!скад, два дополнительных дозиру!О!и!!х рс=истора и второй двухканальный коммутатор, управляющие входы которого соединены с дополн!Ггсльиыми выходами блока управлеEIH51, I! !3ыход подкл!очси к BTopbIM спГнальEIbIxI входам кл!о !сй. При этом «ход устройства задержки подсоединен к вь1ходной шине и к третьему дополнительному выходу блока управления, а выход — к входу второго фазоинвсрсного каскада, прямой и инверсный выходы которого сосди Icрсз упомянутые два дополнительных: дозирующих резистора с сигнальными входами второго двухканального коммутатора.

УстройстВО задсрхкки содержит tcTbipc кл!оча, сигнальные входы двух псрзых из них соединены через первое согласующее устройство с Выходной шиной, а двух вторых — с Выходами первых ключей, выходы первых и входы вторых ключей сосдин с двумя конденсаторами. Управляющие

ВхОды ОднОГО из nppabix и ОдноГО из Вторых

K>ti0>Icl! связань1 с псрвь!м 13bixo+oxt ". 1э)п гера, а управляющие входы двух других кл!о-! ей - с вторым выходом триггера, с>!с!Н1,!!1

Вход которого соединен с соответствую!цим выходом блока управления. Выходы вторых ключей подключены к Входу вгорого согласующего устройства.

На фиг. 1 приведена структурная элсктричсская с. сMà формирователя составных сигналов; на фиг. 2 — структурная электрическая схема устройства задержки.

Формирователь cocTBBHbtx сигналов содержит первый рсвсрсивный коммутатор 1 каналов, первый и послсдний Bblxo û которого соединены через первь)й 2 и второй

3 переключатели с запускакнцим входом второго рсвсрсивного коммутатора 4 каналов. Первый выход блока 5 управления связан с запускающим входом реверсивного коммутатора 1 каналов. Управляющие входы ключей 6 (количество ключей равно про!!звсдению и Й, где n — число горизонтальных каналов, k — число вертикальных каналов) соединены с выходами ревсрсивnbIx коммутаторов 1, 4, первые сигнальные входы с шиной 7 внешнего источника напряжения, а выходы с дозирующими резисторами 8 (их число равно числу ключей 6).

Формирователь составных сигналов содержит также суммирующее устройство 9, первый фазоинверсный каскад 10 и первый двухканальный коммутатор 11 с выходной шиной 12. Ключи 6 по своим первым управляющим входам объединены в napaллсльныс группы, образующие вертикальные каналы. Вертикальных каналов k (количество выходов коммутатора 1). Ключи 6 по вторым управляющим входам объсдинены в napaëëñëüíûå группы, образующие горизонтальные каналь1. Горизонтальных каналов и (коли !сство ш)хо 1013 ком»утатор;! 4).

3,руг!!с Выходы блока 5 управления ñîcдинсцы с управляющими входами рсвср,) сивных коммутаторов 1, 4 и первого дгухка111lлl>E)ОГО кох!хlутатора 1 1.

В формирователь составных сигналов введены устройство 13 задержки. второй фазоинвсрсный каскад 14, дополнительные

1I3 дозирующис резисторы 15, 16 и второй д!Зуxt(anaлl ный КО!>1» 1 а !Ор 17, 3 пра13,1я!О1цис входы которого соединены с дополнительными выходами блока 5 управ Icnli51, а выход подкл:очен к вторым сигнальным !

5 входам ключей 6. Вход устройства 13 задержки подсоединен к выходной шинс 12> а

Выход — к входу фазоинверсного каскада

14, прямой и инверсный выходы которого сосдг!Не lbl через дополните ILHblc дозирую2р щис резисторы 15> 16 с сигнальными входами двухканального коммутатора 17.

Устройство 13 задержки содержит ключи

18 — 21. Сигнальные в: оды ключей 18, 19 соединены через первое согласующее устэ(-, ройство 22 с выходной шиной 12, а сигнальные Входы ключей 20, 21 — с выходами

I()i l0 icÉ 1 8, 1 9 cooтвс)c r Be»»o. В ы ход! t aлlочей 18, 19 и Входы ключей 20, 21 соединены соответственно с конденсаторами 23, 24.

Управляющие входы ключей 18 и 21 связаны с первым выходом триггсра 25, и управляющие входы ключей 19, 20 — с Вторым выходом триггера 25, счетный 13ход которого соединен с соотвстствук)шим выхоЗ-, дом блока 5 управления. Выход!.1 ключей

20, 21 связаны с входом второго согласу10-! цсго устройства 26, выход согласующего устройства 26 — с В. <одом второго фазоинВерсного каскада 14.

41 Формирователь составных сип!алов работает следующим образом.

При прямом onpo(с вертикальных каналов поло>кительныс импульсы коммутатора

1 каналов поступают на псрвь!с управляющие входы ключей 6, начиная с ключей первого вертикального канала. Эти импулbcы подаются также с первого выхода коммутатора 1 через переключатель 2 на

3aI1х ск к.омм).татОра 4 1(ana 1013, KQTopblil вырабатывает положитсльныс импульсы прямого опроса горизонтальных каналов длительностью и Л/, Л1 — длительность импульса опроса, равная интервалу следования тактовых импульсов, п — соответствует ) д также числу кл!о !ей в горизонтальном канале.

Импульсы длительностью и. 5t поступают на вторые управлявшие входы кл!очей

6, начиная с ключей первого горизонтальрр ного канала. При совпадс нии во времени импульсов коммутаторов 1 и 4 на выходе первого ключа 6 первого горизонтального и вертикального каналов возникает импульс с амплитудой напряжения внешнсго источ65 ника напряжения, подключенного к шине 7.

660200

Этот импульс поступает на вход псрвого дозирующего резистора 8. С выхода этого резистора снимается импульс той же полярности и с амплитудой, пропорциональной величине этого резистора, и подается чсрсз суммирующее устройство 9, прямой и инверсный выходы каскада 10 и первый двухканальный коммутатор 11 на выходную шину 12 формирователя и вход устройства 13 задержки. Пройдя устройство задержки, фазоинверсный каскад 14 с дозирующими резисторами 15, 16 на его выходах и двухканальный коммутатор 17, т. е. пройдя дополнительное взвешивание и инвертирование (или без них), импульс поступаст на вторые сигнальные входы ключей 6. На выходе первого ключа 6 отказывается импульс с амплитудой суммарного напряжения внешнего источника и задержанного импульса, который далее поступает через дозирующий резистор 8, суммирую пес устройство 9, фазоинверсный каскад 10 и двухканальный коммутатор 11 на выходную шину 12 и вход устройства

13 задержки. В некоторый момент времени происходит совпадение импульсов коммутаторов 1 и 4 на управляющих входах ключа б первого горизонтального и второго вертикального каналов. В результате, на выходе этого ключа действует импульс с длительностью At/2 с амплитудой суммарного напряжения источника напряжения и предыдущего импульса, снятого с выходной шины 12, задержанного на время At/2, прошедшего взвешивание и инвертирование (или без них). Суммарный импульс поступает на выходную шину 12 и на вход устройства 13 задержки. Далее процесс продолжается аналоги шо описанному и на выходной шине 12 формируется искомый сигнал, составленный из прямоугольных импульсов длительностью Л//2 и с амплитудами, пропорциональными отсчетам искомого сигнала.

Устройство задержки (фиг. 2) работает следующим образом.

Сигнал, поступающий с выходной шины

12 на сигнальный вход устройства задержки, проходит через согласующее устройство

22»а вход открытого ключа, например 18, находящегося, как и ключ 21, под воздействием положительного потенциала с выхода триггера 25, на счетный вход которого подаются управляющие импульсы от блока

5 управления. С выхода открытого ключа

18 сигнал проходит на конденсатор 23. Положительный потенциал с выхода триггера

25 открывает ключи 19, 20 и закрывает ключи 18, 21. При этом сигнал снимается с конденсатора 23 в течение времени At/2 через ключ 20 и согласующее устройство 26 на выход устройства задержки. В то же время следующий входной сигнал с выходной шины 12 поступает через согласующее

Зо

40 стройство 22, открытый Iw, !!!l 19 l! 1 конденсатор

Далее процесс повторяется аналогично предыдущему.

Ф о р м у л а !! ç о б р c T!. í è ÿ

1. Формирователь составных сигналов, содсржаипгй первый рсвсрсивный коммутатор каналов, первый и последний выходы которого соединены через первый и второй перскгиочатели с запускающим входом второго реверсивного коммутатора каналов, первый выход блока управлсHèÿ связан с запускающим входом первого реверсивного коммутатора каналов, ключи, управляющие входы которых соединены с выходами обоНх рсверсивных коммутаторов каналов, первые сигнальные входы — с внешним источником напряжения, а выходы связаны через дозирующис резисторы, суммирующее устройство, первый фазопнвсрсный каскад и первый двухканальный коммутатор с выходной шиной, ключи по своим первым управляющим входам объединены в параллельные группы, образующие вертикальпыс каналы, à llo вторым — в параллсльныс группы, образующие горизонтальные кана Ibl, другие выходы блока управления соединены с управляю1цими входами обоих рсвсрснвных коммутаторов каналов и первого двухканального коммутатора, отлич аю шп йся тем, что, с целью повышения точности формирования сигналов, в него введены устройство задержки, второй фазоинвсрсный каскад, два дополнительных дозпрующпх резистора и второй двухканальный коммх.татор, управляющие входы которого сосдинсны с дополнительными выходамп блока управления, а выход подключен к вторым сигнальным входам кл очей, при этом вход устройства задержки подкл1очен к выходной шине и к третьсму дополнительному выходу блока управления, а выход соединен с входом второго фазоинвсрсного каскада, прямой и инверсный выходы которого соединены через упомянутые два дополнительных дозирующих резистора с сигнальными входами второго двухканального коммутатора.

2. Формирователь по и. 1, о тл и ч а ищи йс я тем, что устройство задержки содержит четырс ключа, сигнальные входы двух первых из нпх соединены черсз первое согласующее устройство с выходной шиной, а двух вторых — с выходами первых ключей, выходы первых и входы вторых кл очей сосдш.сны с двумя конденсаторами, управляющие входы одного из первых и одного из вторы.; ключей связаны с первым выходом триггера, а управляющие входы двух других ключей связаны с вторым выходом триггера, счетный вхоя 1ото660200.72

Pvz 2

Составптсль Ю. Еркин

Редактор И. Грузова Корректоры: А. Галахова и Е. Хмелева

Заказ 571/8 Изд. № 279 Тираж 1059 Подписное

НПО Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 рого сосдинен:с соответствующим выходом блока управления, выходы вторых ключей связаны с входом второго согласующего устройства.

Источники информации, принятые во внимание при экспертиз.

1. Авторское свидетельство СССР № 553731 кл. Н ОЗК 1/00, 1975,

Формирователь составных сигналов Формирователь составных сигналов Формирователь составных сигналов Формирователь составных сигналов 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к автоматике и может быть использовано в приборах коммутации различных исполнительных элементов (ИЭ), а также в системах управления

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управлениях

Изобретение относится к области высоковольтной импульсной техники и может быть использовано в качестве источника импульсного электропитания различных электрофизических установок

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к устройствам цифровой автоматики и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи различных отраслей техники

Таймер // 2103808
Изобретение относится к устройствам отсчета времени и может найти применение в системах управления, контроля, измерения, в вычислительных устройств, устройствах связи различных отраслей техники

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания

Изобретение относится к устройствам передачи информационного сигнала и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи и других устройствах различных отраслей техники
Наверх