Устройство для контроля состояния каналов связи

 

Ссиоэ Советскик

Социалнстическик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«» 660275 (61) Дополнительное к авт. свид-ву (51) М. Кл.

Н 04 В 3/46 (22) Заявлено 151176 (21) 2421261/18 — 09 с присоединением заявки Эй (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 3004.79.Бюллетень ¹ 16 (53) УДК 621. 395. . 662. 2 (088. 8) Дата опубликования описания 3004.79 (72) Авторы изобретения

П.П. григора и С.В. Баташев

P3) Заявитель. (54) УСТРОЙСТВО т(ЛЯ КОНТРОЛЯ СОСТОЯНИЯ

КАНАЛОВ СВЯЗИ

Изобретение относится к области передачи сигналов и может использоваться для каналов связи с переменными параметрами.

Известно устройство для контроля состояния каналов связи, содержащее корреляционный приемник, управляющие выходы которого подключены к первым входам двух идентичных спусковых схем, единичные выходы которых подсоединены к входам одной схемы- совпадения, а нулевые — к входам другой схемы совпадения, выходы последних подключены к элементу ИЛИ непосредственно, а через счетчики к элементу сравнения, выход которого через интегратор подключен к вторым входам спусковых схем, при этом выход элемента ИЛИ, соединенный с входом счетчика интервалов, через после- аО довательно соединенные первый элемент запрета, счетчик интервалов, триггер, формирователь импульсов и элемент задержки подключен к первому входу разрядного счетчика, а через 25 последовательно соединенные сдвиговый регистр, триггер, второй элемент. запрета — к другому входу разрядного счетчика, причем на другие входы элементов запрета и сдвигового регистра поданы тактовые импульсы, при этом выходы разрядов разрядного счетчика подключены к информационным входам блока считывания, на управляющий вход которого подключен выход формирователя импульсов, а выходы которого подключены к соответствующим входам блока счетчиков импульсов, выходы которого подключены к соответствующим входам дешифратора, соответствующие группы выходов которого через блок элементов ИЛИ подключены к ключам, причем тактовые импульсы через делитель частоты подаются на вход управляющего счетчика, выход которого через элемент задержки подключен к сбросовым входам блока счетчиков импульсов и непосредственно к управляющим входам ключей, выходы которых являются выходами устройства (1) .

Однако данное устройство, позволяя оценивать насколько часто появляются группы пакетов ошибок различной длины по появлению групп пакетов сигналов ненадежного обнаружения (СНО) соответствующей длины, не позволяет измерять насколько часто появляются пакеты СН0 различной кратности и независимые СНО, по резуль6(>0275 т;I I ÿì измерения которых можно оцениROTI Вероятность г — кратной ошибки в и — разрядной последовательности принимаемых единичных элементов.

Цел!р изобРетениЯ вЂ” повышение точности контроля.

Для этого в устройство для контроля состояния каналов связи, содержащее корреляционный приемник, управ— ляющие выходы которого подключены к первым входам двух идентичных спусков<ых схем, единичные выходы которых подключены к входам первой схемы совпадения, а нулевые — к входам второй схемы совпадения, выходы последних подключены к входам первого элемента ИЛИ и через соответствующие )5 счетчики к входам элемента сравнения, выход которого через интегратор подключен к вторым входам спусковых схем, при этом выход первого элемента ИЛИ соединен с входом сдвигового регист- 20 ра, с первым входом счетчика интервалов и через первый элемент запрета, на второй вход которого поданы тактовые импульсы, с вторым входом счетчика интервалов, разрядный счетчик, к первому входу которого подключен выход второго элемента запрета, выходы разрядного счетчика подключены к информационным входам блока считывания, управляющий вход которого сое- 31> динен с входом первого элемента задержки, выход которого подключен к второму входу разрядного счетчика, причем выходы блока считывания подключены к соответствующим входам блока счетчиков, выходы которого под- ключены к соответствующим входам дешифратора, соответствующие группы выходов которого через блок элементов ИЛИ подключены к первым входам соответствующих ключей, причем тактовые импульсы поданы через делитель частоты на вход управляющего счетчика, выход которого через второй элемент задержки подключен к сбросовым входам блока счетчиков и к управляю- 45 щим входам ключей, введены счетчик одиночных сигналов, элемент ИЛИ, элементы запрета, счетчик интервалов, управляющий счетчик, элемент совпадения и элемент задержки, при 50 этом выход сдвигового регистра подключен к первому входу дополнительного элемента ИЛИ, к первому входу первого дополнительного элемента совпадения, к первому входу второго элемента запрета и к первому входу дополнительного элемента запрета, на второй вход которого поданы тактовые импульсы, выход дополнительного элемента запрета подключен к первому входу дополнительного счетчика интервалов, второй вход которого соединен с выходом дополнительного элемента ИЛИ, выход дополнительного счетчика интервалов через второй до65

I !О1IН11Т(1I! ° IIð!é Э Ч< МЕНТ:<) В !!dПЕH1! Я р В ТО рой ВхОд кОторОгО сОеди!!ен < ВыхОДОм счетч1!ка интервалов, и дополнительный элемент задержки подключен к второму входу второго элемента запрета и к второму Входу первого дополнительного элемента совпадения, выход которого подключен к первому входу счетчика одиночных сигналов, к второму

Входу которого подключен выход второго элемента задержки, а выходы разрядов счетчика одиночных сигналов подключены к дополнительным входам дешифратора, причем выход делителя частоты через дополнительный управляющий счетчик подключен к входу первого элемента задержки.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для контроля состояния каналов связи содержит корреляционный приемник 1., в состав которого входят умножители 2, интеграторы

3 и элемент сравнения 4. Управляющие выходы корреляционного приемника 1 подключены к первым входам двух идентичных спусковых схем 5, 6, единичные выходы которых подключены к входам первой схемы совпадения 7, а нулевые — к входам второй схемы совпадения 8. Выходы этих схем совпадения подключены к входам первого элемента ИЛИ 9 и через счетчики 10, 11 к входам элемента сравнения 12, выход которого через интегратор 13 подключен к вторым входам спусковых схем 5, 6.

Выход первого элемента ИЛИ 9 соединен с входом сдвигового регистра

14, с первым входом счетчика интервалов 15 и через первый элемент запрета 16 с вторым входом счетчика интервалов 15. К первому входу разрядного счетчика 17 подключен выход второго элемента запрета 18, а выходы разрядного счетчика подключены к информационным входам блока считывания 19, управляющий вход которого соединен с входом первого элемента задержки

20, выход которого подключен к второму входу разрядного счетчика 17.

Выходы блока считывания 19 подключены к входам блока счетчиков 21, выходы которого подключены к входам дешифратора 22, соответствующие группы выходов которого подключены через блок элементов ИЛИ 23 к первым входам ключей 24. Тактовые импульсы поданы через делитель частоты 25 на вход управляющего счетчика 26, выход которого через второй элемент задержки 27 подключен к сбросовым входам блока счетчиков 21. Выход сдвигового регистра 14 подключен к первому входу дополнительного элемента ИЛИ 28, к первому входу первого дополнитель- ного элемента с<звпадения 29, к пер660.275

65 ному входу второго элемента запрета

18 и к первому входу дополнительного элемента запрета 30, на второй вход которого поданы тактовые импульсы.

Выход дополнительного элемента запрета 30 подключен к первому входу дополнительного счетчика интервалов

31, выход которого через второй дополнительный элемент совпадения 32 и дополнительный элемент задержки 33 подключен к второму входу второго элемента запрета 18 и к второму входу первого дополнительного элемента совпадения 29. Выход дополнительного элемента совпадения 29 подключен к первому входу счетчика 34 одиночных сигналов, выходы разрядов которого подключены к дополнительным входам дешиФратора 22. Выход делителя частоты 25 через дополнительный управляющий счетчик 35 подключен к входу первого элемента задержки 20.

Устройство работает следующим образом.

На вход устройства поступает полезный сигнал и помеха. В умножителях 2 происходит умножение поступающего зашумленного сигнала на эталонные единичный и нулевой сигналы. Случайные величины с выходов интеграторов 3 поступают на входы спусковых схем 5 и б. Если поступающие на входы этих схем сигналы больше порога, то на единичных выходах этих блоков появляются сигналы, поступающие на входы первой схемы совпадения 7. С выхода этой схемы на вход первого элемента ИЛИ 9 поступают сигналы ненадежного обнаружения первого рода. Если сигналы на входах спусковых схем 5 и б меньше порога, то на нулевых выходах этих схем появляются сигналы, которые поступают на входы второй схемы совпадения 8. С выхода этой схемы на вход элемента ИЛИ 9 поступают СРО второго рода. Пусть на выходе элемента ИЛИ 9 появился CHO. Он поступает на запрещающий вход элемента запрета 16, тем самым запрещая прохождение тактовых импульсов через элемент запрета 16 на вход счетчика интервалов 15. Кроме того, этот же СНО поступает на вход сдвигового регистра 14 и на сбросовый вход счетчика интервалов

15, который тем самым устанавливается в нулевое состояние. Этим же СНО через дополнительный элемент

ИЛИ 28 устанавливается в нулевое состояние дополнительный счетчик интервалов 31.

Если поступивший СНО одиночный, то он отделен от смежных с ним СНО интервалами пакетообразонания большими величины Э . На следующем такте счетчики интервалов 15 31 начнут подсчет тактовых импульсов, поступающих на их входы с выходов элементов запрета 16 и 30 соответственно. (Исходное состояни сдвигового регистра нулевое, цепи начальной установки не показаны). Одновременно одиночный СНО, занесенный в сдниговый регистр 14, продвигается по регистру. В момент, когда C)IO окажется в последнем разряде сдвигового регистра 14, т.е. через (а +1) тактов после его поступления в регистр, счетчики интервалов 15 и 31 сосчитывают по (э +1) тактовых импуль)О сов, и на их выходах появятся импульсы, которые поступят одновременно на оба входа элемента совпадения 32.

Импульс с выхода элемента совпадения

32, задержанный на один такт элемен15 том задержки 33, поступит на вход элемента совпадения 29, на другой вход которого одновременно поступит одиночный импульс из регистра 14, Этот импульс поступит на вход счетчика 34 одиночных сигналов. Одновременно импульс с выхода регистра 14, пройдя через дополнительный элемент

HJIH 28, поступит на сбросовый вход дополнительного счетчика интервалов

31. Счетчик интервалов 15 продолжает счет тактовых импульсов. При отсутствии СНО через элементы запрета 16 и 30 будут проходить тактовые импульсы, которые подсчитываются счетчиками интервалов 15 и 31 соответственно. Но так как счет тактовых импульсов они начали в разное время (счетчик интервалов 31 был сброшен сигналом с выхода регистра, а счетчик интервалов 15 не сбрасывался), 35 то появление сигналов на их выходах будет сдвинуто во времени. Следовательно, на выходе элемента совпадения 32 сигнал будет отсутствовать.

Пусть с выхода элемента ИЛИ 9 поступает пакет CHO. Первый сигнал пакета, записываясь в регистр 14, одновременно сбросит счетчики интервалов 15 и 31 в нулевое состояние аналогично тому, как и при поступлении одиночного СНО, Элементы запрета

16 и 30 в те моменты времени, когда

СНО в пакете отсутствуют, будут пропускать тактовые импульсы на входы счетчиков интервалов 15 и 31 соответственно. Но так как интервалы между СНО в пакете не больше вели .ины критерия пакетообразования Ж то счетчики интервалов 15 и 31, сосчитав в крайнем случае по g импульсов, на следующем такте будут сбрасываться СНО, поступающими с выхолон элементов ИЛИ 9 и 28 соответственно.

Таким образом, при поступлении пакета СНО импульсы на выходе элемента совладения 32 отсутствуют. C.ïñ.,.i.нательно, СНО пакета с выхода сднигогого регистра 14 проходят черо:3:элемент запрета 18 на вход разрядноTrî с:.етчика 17 и не проходят чсре:) .)лrìåнт совпадения 29, Последний СНО ".о:ту66027 з

>О

>5

В коцце контрольного интервала, величина которого определяется коэффициентам деления делителя частоты

25 и емкостью уг;равляющего счетчика

26, по импульсу с выхода счетчика

26 производится считывание содер>кимого блока счетчиков 21 и счетчика 34 одиночных сигналов. Выходы разрядов

lr!а i< «та снова об L? >Сr! т <>од< : <>>кимос < <отчих и 3

Прохождение этого СНО через реги<:"I.? 14 а !RJI>они>о >1ое

1!ыдущих CHO пакета и соп>?аваждается отсvT

СНО пакета также заносится в р. çрядный счетчик 17 (так как он объединяется с предпоследним СНО величиной интервала г? акетоо<б?разавания?Ф ), С прохождением последнего пакета

СНО схемы запрета 18 работа рассмотренной части схемы осуществляется аналогично.

Таким образом, одиночные СЫО (не принадлежащие пакетам) проходят на счетчика 34 одиночных сигналов, а пакеты СНО проходят на вход разряднога счетчика 17. Разрядный счетчик подсчитывает колич- CIIO в пакетах, гринадлежащих принимаемой

n — - разрядной последовательности элементов. По сигналу управления с выхода дополнительного управля!ощего счетчика 35, поступающего на управля!ощий вход блока считывания, (этот сигнал соответствует приему и разрядов информации), содер><имое разрядного счетчика 17 поступает в блок считывания 19, а счетчик этигл же сигналом, поступающим через первый элемент задержки 20, сбрасывается в нулевое состояние.

Таким образом, число тактовых импульсов, зафиксированное в разрядном счетчике 17, соответствует числу единиц в пакетах СНО при п1?ие>ле

r? — разрядной последовательности элементов. В зависимости от величины этого числа на адном из выходов блока считывания 19 (по импульсу считывания с вьхода дополнительного управляющего счетчика 35) появится импульс, который занесется в соответствующий счетчик блока счетчиков 21 °

Сигнал на j-м выходе блока считывания 19 указывает на то, чта при приеме n — разрядной последовательности элементов число СНО, принадлежащих пакетам, равно j, а число импульсов с j-го выхода блока считывания за интервал измерения пропор-, ционально частоте появления последовательности элементов, в которых количество СНО, принадлежащих пакетам, равно

"> т и Y с ч е т ч и ко rr и 0>т, к л ю ч f н ы н ct в х ады дешифратора 22 . Поэтому в зависимости от содержимого этих счетчиков на одном из вь>ходов дешифратора 22 будет сигнал, который через соответству!ощий элемент ИЛИ блока элементов

ИЛИ 23 поступает на вход ключа 29.

Выходы дешифратора 22 объединены в

К групп с помощью соответствующих элементов ИЛИ, входящих в блок элементов ИЛИ 23 таким образом, чта сигнал на К-м выходе блока элементов

ИЛИ 23 сигнализирует об определенных диапазонах числовых наборов в счетчиках блока счетчиков 21 и в счетчике 34 одиночных сигналов.

Следовательно, в конце каждого контрольного интервала по сигналу управления с выхода управляющего счетчика 26, подаваемому на управляющие.входы ключей 24, на выходе

K-го ключа 24 появляется сигнал (подаваемый с соответствующего выхода блока элементов ИЛИ 23), указывающий. о К-м состоянии канала связи. Тем же сигналом с выхода счетчика 26 через второй элемент задержки 27 блок счетчиков 21 и счетчик 34 одиночных сигналов устанавливаются в нулевое состояние.

Формула изобретения

Устройство для контроля состояния каналов связи, содержащее корреляционный приемник, управляющие выходы которого подключены к первым входам двух идентичных спусковых схем, единичные выходы которых подключены к входам первой схемы совпадения, а нулевые — к входам второй схемы совпадения, выходы последних подключены к входам первого элемента ИЛИ и через соответству>ощие счетчики к входам элемента сравнения, выход которого через интегратор подключен к вторым входам спусковых схем, при этом выход первого элемента ИЛИ соединен с входом сдвиговаго регистра, с первым вх

Составитель Н. Смолякова

Техред -андрейко Корректор О. Билак

Редактор Л. Гельфман

Тираж 774 Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, F.-35,- Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 2139/10 ключены к первым входам соответствуюших ключей, причем тактовые импульсы подань. через делитель частоты на вход управляющего счетчика, выход которого через второй элемент задержки подключен к сбросовым входам блока счетчиков и к управляющим входам 5 ключей, о т ли ч aþ ще е с я тем, что, с целью повышения точности контроля, введены счетчики одиночных сигналов, элемент ИЛИ, элементы запрета, счетчик интервалов, управляю- 1ð

Ший счетчик, элемент совпадения и элемент задержки, при этом выход сдвигового регистра подключен к первому входу дополнительного элемента

ИЛИ, к первому входу первого дополнительного элемента совпадения, к первому входу второго элемента запрета и к первому входу дополнительного элемента запрета, на второй вход которого поданы тактовые импульсы, выход дополнительного элемента

20 запрета подключен к первому входу дополнительного счетчика интервалов, второй вход которого соединен с выходом дополнительного элемента ИЛИ, выход дополнительного счетчика интервалов через второй дополнительный элемент совпадения, второй вход которого соединен с выходом счетчика интервалов, и дополнительный элемент задержки подключен к второму входу второго элемента запрета и к второму входу первого дополнительного элемента совпадения, выход которого подключен к первому входу счетчика одиночных сигналов, к второму входу которого подключен выход второго элемента задержки, а выходы разрядов счетчика одиночных сигналов подключены к дополнительным входам дешифратора, причем выход делителя частоты через дополнительный управляющий счетчик подключен к входу первого элемента задержки.

Источники информации, принятые во внимание при экспертизе

1. Заявка Р 2311653/09, кл. Н 04 В 3/46, 23.08.76, по которой принято решение о выдаче авторского свидетельства.