Цифровой умножитель частоты

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Н АВТОРСКОМУ СВКДЕТВЛЬСТВУ

Союз Советских

Социалистических

Республик

< 663068

-Т Ь тв -g (61) Дополнительное к авт свид-ву —— (22) Заявлено 23.03.76 (21) 2336740/18 — 09 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 15.05.79. Бюллетень № 18

Дата опубликования описания 20.05.79 (51) М, Кло

Н 03 В 19/! 0

Государствейный комитет

СССР оо делам изобретений и открытий (53) УДК 62).374. .4 (088.8) 1

В. В. Смеляков, В. И. Бармин, А. И. Алисейко, Ю. Г. Ольховский и Л. Е. Шахновский (72) Авторы изобретения (71) Заявитель

Харьковский институт радиоэлектроники (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к электросвязи и может быть использовано в информационно-измерительных система < различного назначения.

Известен пи<1>ровой умножитель частоты, содержащий последовательно соединенные формироват< ль входного сигнала, управляющий олок, и<рвый вентиль и первый делитель частоты, а также последовательно соединенные гснсратор импульсов эталонной частоты, второй вентиль, второй делитель частоты, элемент И. элемент ИЛИ и первый блок лля переноса, выход которого подключен к другому входу второго делителя частоты, а другой вход — к выходу первого регистра памяти, входом подсоединенного к первому входу второго регистра памяти, выход которого подключен к входу второго блока для щ 1>< Ilocd, а второй вход— к выхолу первого вентиля, лругим входом подсоединенного к >ых<>лу генератора им«ульсов эталонной частоты и входу триггера задержки, выхол которого подключен к другому входу второго в< итиля, подсоединенного управлякнцим входом к выходу управляющего блока, другому входу элемента ИЛИ и первому входу третьего вентиля (1) .

Однако данный умножитсл» нс обеспечивает необходимой точности умножения во всем диапазоне частот.

Целью изобретения является повын<сннс верхней границы умножаемых частот прн обеспечении высокой точности умножения во всем диапазоне частот.

Для этого в цифровом умножителс ч >стоты, содержащем последовательно соединенные формирователь входного сигнала, управляющий блок, первый вентиль и первый делитель частоты, а также последовательно соединенные генератор импульсов эталонной частоты, второй вентиль, второй

i5 делитель частоты, элемент И, элемент ИЛИ и первый блок для переноса, выход которого подключен к другому входу второго делителя частоты, а другой вход — — к выходу первого регистра памяти, входом подсocдиненного к первому входу второго регистра памяти, выход которого подключен к входу второго блока для переноса, а вт<>рой вход — к выходу вентиля, другим входом подсоединсHHQI к выхолу генератора з импульсов эталойнои ч л"ты .* >д тчггера задержки, выход которого подключен к другому входу второго вентиля, подсоединенного управляющим входом к выходу управляющего блока, другому входу элемента ИЛИ и первому входу третьего вентиля, выход третьего вентиля подключен к другому входу триггера задержки через последовательно соединенные третий регистр памяти, третий блок для переноса и сумматор, к другому входу которого подключен выход второго блока для переноса, другой вход которого подключен к выходу элемента И, при этом другой вход третьего блока для переноса подключен к выходу сумматора, а управляющий его вход под - "-"соединен к выходу управляющего блока, второй вход третьего вентиля подключен к входу первого делителя частоты, выходом подсоединенного к входу первого регистра памяти и к другому входу управляющего блока.

На чертеже приведена структурная электрическая схема устройства.

Цифровой умножитель частоты содержит последовательно соединенпые формирователь 1 входного сигнала, управляющий блок 2, первый вентиль 3 и первый делитель 4 частоты, а также последовательно соединенные генератор 5 импульсов эталонной частоты, второй вентиль 6, второй делитель 7 частоты, элемент И 8, элемент ИЛИ

9 и первый блок 10 для переноса, выход которого подключен к другому входу второго делителя 7 частоты, а другой вход — к выходу первого регистра 11 памяти, входом подсоединенного к первому входу второго регистра 12 памяти, выход которого подключен к входу первого блока 13 для переноса, а второй вход — к выходу первого вентиля 3, другим входом подсоединенного к выходу генератора 5 импульсов эталонной частоты и входу триггера 14 задержки, выход которого подключен к другому входу второго вентиля 6, подсоединенного управляющим входом к выходу блока 2, другому входу элемента ИЛИ 9 и первому входу третьего вентиля 15, выход третьего вентиля 15 подключен к другому входу триггера задержки 14 через последовательно соединенные третий регистр 16 памяти, третий блок 17, предназначенный для переноса, и сумматор,18, к другому входу которого подключен выход второго блока 13, другой вход которой подключен к выходу элемента И 8, при этом другой вход третьего блока 17 для переноса подключен к выходу сумматора 18, а управляющий его вход подсоединен к выходу блока 2, второй вход третьего вентиля 15 подключен к входу первого делителя 4 частоты, выходом подсоединенного к входу первого регистра 11 памяти и к другому входу блока 2.

Устройство работает следующим образом.

63068

В исходном состоянии регистры 11, 12 и 16 и делители 4 и 7, а также триггер 14 находятся в нулевом состоянии. Все вентили 3, 6 и 15 закрыты. Коэффициент деления делителя 4 устанавливают равным К.

Нажимают кнопку «Пуск», находящуюся в управляющем блоке 2. При этом подготавливается к работе формирователь 1. При переходе умножаемого сигнала, имеющего частоту 1х, через нулевое значение, блок

2 вырабатывает сигнал Vi>, что приводит

1е к открытию вентилей 3 и 15. Импульсы с частотой fp начинают поступать в делитель 4, регистры 12 и 16. При поступлении перво го выходного импульса с делителя 4 на ( вход управляющего блока 2 последний вырабатывает сигнал Vq, по которому вентиль

15 закрывается. Таким образом в регистре 16 фиксируется число К. Следующим импульсом Ve содержимое регистра 16 переносится в сумматор 18. За время первого периода Т,» — — Д- импульсы с частотой 1О поступают непрерывно как в делитель 4, так и в регистр 12, но с каждым выходным импульсом делителя 4 показания регистра 12 сбрасываются в нуль. В итоге к концу первого периода в нем фиксируется число Л и, накопленное за промежуток времени от момента последнего выходного импульса делителя 4 до конца первого периода T

То же самое число Л п фиксируется и в делителе 4. зо В регистр 11 выходные импульсы делителя 4, и к концу первого периода в нем фиксируется число

По окончании периода Т,„ блок 2 вырабатывает сигнал Vqg, который закрывает вентиль 3, открывает вентиль 6 и перез носит показания регистра 11 в делитель 7.

С этого момента начинается процесс деления последующих периодов на частоте fx на К частей (умножение частоты fx на К).

Первый выходной импульс элемента И 8 переносит показания -регистра 11 в делитель 7 и показания регистра 12 в сумматор 18.

Если (К вЂ” Л и) в сумматоре 18 больше нуля, то на его выходе импульс не появляется.

После второго выходного импульса элемента И 8 операция ввода /о/ в делитель 7,Л п м в сумматор 18 повторяется. Если число К—

2Л п. 0, на выходе сумматора 18 импульс опять не появится.

По мере увеличения числа выходных импульсов элемента И 8 может оказаться, что при некотором числе i (К = 5, и = 2 и, so следовательно, i =3) величина (К вЂ” 1Л п) становится меньше нуля, что приводит к появлению импульса на выходе сумматора 18, который. переносит из регистра 16 число К и, следовательно, в сумматоре 18 заменяется положительное число (2К вЂ” И и), а также через триггер 14 на некоторое время закроется вентиль 6. Очевидно, что очередной импульс с частотой fp через этот вентиль

663068

5 не проходит, а осуществляет переброс триггера 14 в исходное состояние, который, в свою очередь, вновь открывает вентиль 6.

В результате пропуска одного импульса очередной (i+ 1) -й импульс на выходе элемента И 8 появляется позднее на То. Тем самым осуществляется нео бходимая коррекция положения выходного импульса элемента И 8. Коррекция последующих выходных импульсов осуществляется аналогично.

Использование новых элементов позволяет осуществлять операцию суммирования параллельным кодом и, следовательно, время ее проведения не завнсит от величин Л и /q/ и К, а определяется только быстродействием элементов, что дает возможность расширить верхнюю границу формируемых частот. 45

Формула изобретения

Цифровой умножитель частоты, содерго жащий последовательно соединенные формирователь входного сигнала, управляющий блок, первый вентиль и первый делитель частоты, а также последовательно соединенные генератор импульсов эталонной частоты, второй вентиль, второй делитель частоты, элемент И, элемент ИЛИ и пер- вый блок для перенбса, выход которого подключен к другому входу второго делителя частоты, а другой вход — к выходу первого регистра памяти, входом подсоединенного к первому входу второго регист6 ра памяти, выход которого подключен к входу второго блока для переноса, а второй вход — к выходу первого вентиля, другим входом подсоединенного к выходу генератора импульсов эталонной частоты и входу триггера задержки, выход которого подключен к другому входу второго вентиля, подсоединенного управляющим входом к выходу управляющего блока, другому входу элемента ИЛИ и первому входу третьего вентиля, отличающийся тем, что, с целью повышения верхней границы умножаем ых частот при обеспечении высокой точности умножения во всем диапазоне частот, выход третьего вентиля подключен к другому входу триггера задержки через последовательно соединенные третий регистр памяти, третий блок для переноса и сумматор, к другому входу которого подключен выход второго блока для переноса, другой вход которого подключен к выходу элемента И, при этом другой вход третьего блока для переноса подключен к выходу сумматора, а управляющий его вход подсоединен к выходу управляющего блока, второй вход третьего вентиля подключен к входу первого делителя частоты, выходом .подсоединенного к входу первого регистра памяти и к другому входу управляющего блока.

Источники информации, принятые во внимание при экспертизе

1. Смеляков В. В. Цифровая измерительная аппаратура инфранизких частот, М., «Энергия», 1975, с. 42.

Составитель Т. Маркина

Редактор А. Зиньковский Техред О. Луговая Корректор М. Вигула

Заказ 2724)57 Тираж 1050 Подписное

ЦН И ИП И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП к Патентэ, г. Ужгород, ул. Проектная, 4