Устройство для синхронизации и декодирования фазокодированных сигналов

 

(72) Авторы изобретения

В,А. Григорьев, С.A. Серебряков, С.Л. Сухарев, Л.В. Ушаков и Ю.Ф. Телегов (71) Заявитель (541 УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ И ДЕКОДИРОВАНИЯ

ФАЗОКОДИРОВАННЫХ СИГНАЛОВ

Изобретение относится к приборостроительной промышленности и может быть использовано в аппаратуре магнитной записи.

Известно устройство, предназначенное для синхронизации и декодирования, используемое в аппаратуре магнитной записи, выполненное с блоком формиро- 1 вания импульсов, усилителем и рядом логических схем, включенных в разные каналы (1).

При наличии флуктуаций границ элементов фазокодированного сигнала устройство оказывается недостаточно надежным в работе.

Наиболее близким по техническому решению к предлагаемому является устройство для синхронизации и декодирования фазокодированных сигналов, содержащее последовательно соединенные усилитель и детектор, подключенный через две параллельные идентичные электрические цепи, одна иэ которых нагружена на выходную шину О состоящие из формирователя и схемы И, к разным входам схемы ИЛИ, выход которой вместе с первым входом триггера связан с выходной шиной I a также содержащее подключенные к выходу генератора эталонной частоты первый счетчик и последовательно соединенные второй счетчик, дешифратор и триггер, выход которого связан с вторыми входами схем И (2).

Недостатком этого устройства является относительно невысокая помехоустойчивость.

Цель изобретения — повышение помехоустойчивости устройства для синхронизации и декодирования фазокодированных сигналов.

Поставленная цель достигается тем, что в устройство введены параллельный регистр, включенный между первым и вторым счетчиками, и блок управления, разные входы которого связаны с выходами схемы ИЛИ и генератора эталонной частоты, а три входа — соответственно с двумя счетчиками .и параллельным регистром.

На чертеже представлена структурная схема предлагаемого устройства.

Усилитель 1, соединенный с детектором 2, через формирователи 3 и схемы И 4, вторые входы которых связаны с триггером 5, подключен к схеме

ИЛИ 6, а генератор эталонной частоты 7 с помощью дешифратора 8 счетчи664191 ка 9, параллельного регистра 10 и счетчика 11 связан с блоком управления 12. При этом счетчик 9 выполняет функцию суммирующего счетчика, а счетчик 11 — вычитающего.

В исходном состоянии триггер находится в состоянии 1, а блок управления устанавливает в 0 счетчик 9 и в I — счетчик 11 и позволяет записать, т.е. ввести, в регистр комбинацию, определяющую номинальную длительность фазокодированного сигнала. При поступлении

/ первого битового перехода один из формирователей выдает импульс, который через соответствующую ему схему И и схему ИЛИ поступает на триггер и 15 блок управления. Триггер переходит в состояние 0 и закрывает соответ- ствующую схему И 4. Блок управления позволяет передать информацию иэ регистра в счетчик 9 . В связи с тем, 20 что счетчик 9 суммирует импульсы с генератора 7, а счетчик 11 их вычитает, при появлении на дешифраторе разрешающей комбинации этих импульсов на его выходе также формируется импульс, который вновь устанавливает триггер в состояние 1 и вновь этим разрешается прохождение очередного импульса битового перехода через одну из схем И. Из счетчика 11 в регистр вводится комбинация, соответствующая измеренной длительности элемента сигнала. Далее с приходом очередного импульса битового перехода процесс повторяется.

Возникает таким образом, возможность отслеживания за изменением длительности элементов сигнала, что позволяет повысить достоверность воспроизводимых сигналов и снизить количество затрачиваемого на перепроверку времени.

Формула изобретения

Устройство для синхронизации и декодирования фаэокодированных сигналов, содержащее последовательно соединенные усилитель и детектор, подключенный через две параллельные идентичные электрические цепи, одна иэ которых нагружена на выходную шину 0, состоящие из формирователя и схемы И, к разным входам схемы ИЛИ, выход которой вместе с первым входом триггера связан с выходной шиной 1, а также подключенные к выходу генера тора эталонной частоты первый счетчик и последовательно соединенные второй счетчик, дешифратор и триггер, выход которого связан с вторыми входами схем И, о т л и ч а ю щ е е с я тем, что, с целью повышения его поМехоустойчивости, в устройство введены параллельный регистр, включенный между первым и вторым счетчиками, и блок управления, разные входы которого связаны с выходами схемы ИЛИ и генерато1 ра эталонной частоты, а три входа— соответственно с двумя счетчиками и параллельным регистром.

Источники информации, принятые во внимание при экспертизе

1, авторское свидетельство СССР

М 419961, кл. G 11 В 5/00, 1972.

2. Авторское свидетельство СССР

9 430434, кл. G 11 В 5/00, 1972. цНИИПИ Заказ. 3005/47

Тираж 680 Подписное

Филиал ППП Патент, г.ужгород,ул .Проектная,4