Устройство для исправления ошибок

 

СПИ(:АЛИЕ

ИЗОВГКтКИИЯ " 68155

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву Р 432677

Союз Советских

Социалистических республик (51)М, Кл.2 (22) Заявлено 130378 (21) 2589259/18-21 с присоединением заявки № (23) Приоритет

Н 03 К 13/32

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 250879., Бюллетень ¹ 31 (53) УДК621. 387.

° 7 (088.8) Дата опубликования описаиия260 879 (72) Автор изобретения

В „Н . Горшков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ

ОШИБОК

Изобретение относится к технике связи и вычислительной технике и

/ может быть использовано в системах передачи и хран ени я информаций, подверженных воздействию помех.

Известно устройство по основному авт. св, Р 432677, содержащее счетчик повторений, ныход которого соединен с входом коммутатора, а вход — с входами первого и второго сумматоров и управляющего ключа, другие входы которого соединены с выходами первого и второго сумматоров, регистра сдвига и коммутатора, а выход — с входом регистра сдвига, сумматоры декодера,нходы которых соединены с потенциальными выходами регистра сдвига,а выходы — с входами мажоритарного элемента, выход которого соединен с входом дополнительного ключа, другой нход которого соединен с выходом коммутатора.

Декодирование кодовой комбинации в этом устройстве происходит следующим образом. В начале принимается мажоритарное решение по нескольким повторениям информации, а затем производится дополнительное исправление сшибок.

Недостатком этого устройства является его низкое быстродействие.

Целью изобретения является повышение быстродейст ни я устройства .

Это достигается тем, что в устройство введены последовательно соединенные дешифратор ошибки и триггер, причем вход дешифратора ошибки соединен с выходом первого сумматора, а выход триггера — с входом коммутатора.

На чертеже представлена блок-схема устройства.

Устройство для исправления сшибок содержит счетчик 1 повторений, коммутатор 2, триггер 3, дешифратор 4 сшибки, управляющий ключ 5, регистр

6 сдвига, первый сумматор 7, второй сумматор 8„ сумматоры 9 декодера, мажоритарный элемент 10 и дополнительный ключ 11. Выход дополнительного ключа является выходом у .тройства.

Устройство работает следующим образом.

Принимаетые символы поступают сдновременно на вход счетчика 1 повторений, на вход управляющего ключа 5 и на входы первого 7 и второго 8 сумматоров. При приеме первой посылки сигнал с ком.утатора. 2 станит уп681556 4 ние, когда на вход регистра 6 сдвига проходят сигналы с его выхода. В каждом такте сдвига регистра 6 сдвига потенциалы с его выходов поступают на входы сумматоров 9 декодера, а с его выходов сигналы поступают на мажоритарный элемент 10, с выхода последнего через дополнительный ключ 11 декодированные символы поступают на выход устройства для исправления ошибок.

10 Информация, принятая в первой и второй посылках, совпадает.

При приеме второй посылки дешифратор 4 ошибки не срабатывает и триггер 3 остается в нулевом состоянии.

15 По окончании второй посылки производится декодирование комбинации, при этом вырабатываются такие же управляющие сигналы, как и в первом случае после приема третьей посылки.

Таким образом, устройство позволяет произвести декодирование кодовой комбинации после правильного приема двух посылок, т.е. имеет повышенное быстродействие при правильном. приеме информации.

Формула из обрет ени я равляющий ключ 5 в положение, при котором на вход регистра 6 сдвига проходят принимаемые. символы, при этом дополнительный ключ 11 закрыт.

По окончании приема первой посылки сигнал со счетчика 1 повторений поступает на коммутатор 2, последний ставит управляющий ключ 5 в положени е, при кот ором н а вход реги стра 6 сдвига проходят сигналы с первого сумматора 7, работающего по пра вилу:1+1=10+0=01+0

= 2, О + 1 = 2. Триггер 3 устанавли вает с я в нул евое состояние.

Далее целесообразно рассмотреть два случая.

Информация, принятая в первой и второй посылках, не совпадает.

При приеме второй посылки первый сумматор 7 при несовпадении разрядов выдает код 2, срабатывает дешифратор 4 сшибки и триггер 3 устанавливается в единичное состояние.

По окончании приема второй посылки сигналы со счетчика l повторений и триггера 3 поступают на коммутатор

2, ставящий управляющий ключ 5 в положение, при котором на вход регистра 6 сдвига проходят сигналы с выхода второго сумматора 8, работающего по правилу: 1+ 1 = 1, 0+ О = О, 1 + 0 = 1, О + 1 = + 1 = 1, 2 + О = О, где первыми записаны сим- 30 волы„поступающие иэ регистра 6 сдвига.

По окончании приема третьей посылки сигнал со счетчика 1 повторений поступает на коммутатор 2, который открывает дополнительный ключ I l u ставит управляющий ключ 5 в положеУстройство для исправления ошибок по авт, св. Р 432677, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены последовательно соединенные дешифратор ошибки и триггер, причем вход дешифратора оши бки соединен с выходом первого сумматора, а выход тригг ер а - c входом комму т ат ор а.

Сост авит ель В, Баган ов редактор н. клудова текреду3 Алферова корректо л; лаврена р е

Заказ 5104/51 Тираж 1060 Подписн ое

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 К-35 РаУоокаЯ наа. Л. 4/5

Филиал ППП Патент, r, Ужгород, ул. Проектная, 4