Цифровой функциональный преобразователь

 

(72) Автори изобретения

A. Л. Рейхенберг и P. Я. Шевченко (7I) Заявитель (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области цифровой вычислительной техники и может быть использовано дпя аппаратной реализации операций вычисления обратного гиперболического синуса иди косинуса и х 2х 5 функций видя 2 уе и е

Известно устройство для вычисления обратного кругового синуса, содержащее сумматоры-вычитатели, регистры, запоминающий бпок, блок счета итераций, три| гер и блок управления. Это устройство не предназначено для вычисления гиперболических функций (1)

Наиболее близким к предлагаемому является цифровой функциональный преобра15 зователь, содержащий блок памяти, четыре регистра сдвига, блок сдвига, четыре сумматора-вычитатепя, причем выходы первого, второго, третьего сумматороввычитатепей соединеньt соответственно с первыми входами первого, второго, третьего регистров сдвига, первые выходы которых соединены с лответственно с первыми входами первого, в горого, третьего сумматоров-вычитатепей, второй выход первого регистра сдвига соединен с первым входом четвертого регистра сдвига, второй выХод второго регистре сдвиге соединен с первым входом блока сдвига, выходы которого соединены с входами четвертого сумматора-вычитатепя, выход четвертого сумматора-вычитатепя соединен со вторым входом второго сумматора-вычитателм, выход блока памяти соединен со вторым входом третьего сумматора-вычитателя, выходы олока управления соединены соответственно с вхопо л блока памяти и со вторыми входами регистров сдвига и блока сдвига f2).

Это устройство предназначено только для вычисления обратного гипероолического косинуса, и не позволяет вычислять ряд других функций.

Целью изобретения является расширение функциональных возможностей. за счет о вычисления функций вида 2уех, е=х.

Эта цель достигается тем, что преоГ1 разоватепь содеркит блок сравнения, пеп—

551

4 той дпя обратного гиперболического синуса

= 2 -(i") з. = ц +с . q ° Я Ц 2Ц0"

1 1

5 ж =1 х,р2)к g 2 y Z. 2 Й ") 2х

+i cpu z - ц 1

% = Ро,а,f,1/2,2 ., ni rl pu - g>(4

=О

На чертеже представлен предлагаемьй преобразоватепь, Преобразователь содержит сумматорывычитатепи 1-4, регистры сдвига 5-8, блок 9 сдвига, блок 1 О памяти, блок 1 1 сравнения и блок 12 управления.

Блок 9 сдвига представлен дпя сдвига значений в регистре сдвига 6 и может быть выполнен либо на регистрах сдвига, либо на матричных сдвигатепях. Блок 10

20 памяти может быть выполнен в виде одностороннего ЗУ с поразрядным считыванием каждым тактовым импульсом записанных по одному адресу двух констант вида

Е (1+2,/- ) и " » (1-2-j ), одна из которых в зависимости от значения сигнала с блока 11 сравнения выдается на выход.

Блом 11 сравнения содержит, например, цифровую схему сравнения разности двух

ЗО кодов относительно единицы, входы которой подключены к входам блока 11. Первый выход через триггер соединен с первым выходом блока 11, второй выход которого соединен со вторым выходом блока

11. Блок 11 может быть также выполнен в виде поспедоватепьно соединенных сумматора-вычитатепя и регистра„на второй вход которого и на второй вход сумматора-вычитатепя соответственно подсоедине.

40 ны входы блока 11. Выходы регистра соединены с одной группой входов блока сравнения двух кодов, на вторую группу входов которой подаются -значения, соответствующие единице. Выходы блока срав45 нения являются выходами блока 11. Блок

12 управления содержит, например, генератор тактовых импульсов, счетчики, распределитель и логические элементы, Преобразователь работает следующим образом, В цифровом функциональном преобразочатепе реализуется основанный на операциях псевдоделения и псевдоумножения (выполняемые сложением-вычитанием и сдвигом) разностно-итерационный алгоритм представленный в вице системы рекуррентных соотношений, например, дпя двоичной системы счисления с,фиксированной запя . ) Рп(1 2 1= 1+1 вьй и второй входы которого соединены с третьими выходами соответственно первого и второго регистров сдвига, первьй выход соединен с входами управления блока памяти, первого и четвертого сумматоров-вычитатепей, второй выход — со входом блока управления, а выход четвертого регистра сдвига соединен со вторым чходом первого сумматора-вычитателя. х 1 "ул си(+ Ч х — агвЬц или дпя обратного гиперболического косинуса ц =29 . = ° л . ° (11f) 9> Ч 3 ц„— 2це" j.л-t "" л 0 z 2 +7. g ) 2х л прц - >1, 1 и = Q o,g,1, 2,2, ° п П

)" "1 при)Ц "z. ) 1

1 .Х.

Х „= х -+8п(1+ 2- -4 ъ )

g ypch g где Ь вЂ” число разрядов аргументами=йК ипиц =сЬх.

Особенностью вычисления обратного гипербопического косинуса является необхо димость повторения по два раза каждой итерации, так как поспедоватепьность констант fy{1-п,,2 ) не удовлетворяет условию сходимости исправляемости итераций и д(< — g ) : 1п(3-л 2 )

1 +( Алгоритм дпя вычисления обратного гиперболического синуса и косинуса отличаются только процессом определения очередной цифры псевдочастного ипи оператора . которьй в первом случае вычиспяется путем сравнения с единицей разности

Я вЂ” ;а во втором случае - разности (Ц - 2 ). Это опредепяет одинаковость структуры при вычислении этих функций, так изменяется только порядок ввода операндов в цифровой бпок сравнения. Дпя этого на блок 11 подается сиг нап, определяющий вычисление обратного синуса ипи косинуса.

Обратньй гиперболический синус и функции 2уаХ и е в цифровом функционапьном nðåoáðàçîâàòåëå вычисляются сле- дующим образом.

68455 1

В блок сравнения 11 подается сигнал, определяющий вычисление разности

Z — Я ° Первоначально регистры сдвига 5,7 и 8 устанавливаются в нулевые состояния, а в регистр сдвига 6 — единица. В регистр сдвига 5 заносится удвоенное значение аргумента ц (ц< при1 чем умножение на два производится структурно — переносом запятой влево на один разряд при вводе кода.

B любой ) — ой итерации тактовые импульсы с выходов блока управления 12 сдвигают соответствующие содержания в регистре. сдвига 8 и в блоке сдвига 9, полученные результаты и содержания регистров сдвига 5-7 на соответствующие входы сумматоров-вычитателей 1-4, а также подают на второй вход сумматоравычитателя 3 разряды очередной константы g /1+ ц, Z,("1 . С выходов сумМа-20 ( торов-рычитателей 1-3 результаты операций записываются младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистров сдвига 5 7 и

25 продвигаются к началу этих регистров (в сторону младших разрядов). После выполнения и+ fn тактов, t lie m =$COg2h$ число дополнительных (защитных) разрядов для компенсации погрешности усечен и

30 чисел при сдвиге, в регистрах сдвига содержатся результаты . — ой итерации.

Одновременно находится. разность содержаний регистров сдвига 6 и 5 и результат .сравнения этой разности с единицей в бло- ке 1 1 сравнения, В случае, если разность

35 значение очередной для

3 следующей итерации цифры q, +

+ 1. При разности (2> - ф ) (1 значение очередной цифры 0, + = — 1.

При < ° =+ 1 с первого выхода блока

E сравнения 11 выдается сигнал (например, нулевой уровень), определяющий сложение в сумматорах-вычитателях 1 и 4 и подачу (,. () очередной константы 2@ (1+2 ) ) на

45 второй вход сумматора-вычитателя 3. При

= — 1 с первого выхода блока сравнения 11 выдается сигнал (например, напряжение единичного уровня ), определяющий вычитание в сумматорах-вычитателях

1 и 4, и подачу очередной константы (1-2 (k ) ) на второй вход сумматора-вычитателя 3.

В каждой j,-й итерации содержимое регистра сдвига 5 сдвигается в регистре

I сдвига 8 на (+1 разряд вправо от запятой, а содержимое регистра сдвига 6 сдвигается в блок сдвига 9.на 1 (+1) 2 разрядов вправо от запятой, Для рас|пирения интервала изменения аргумента У повторяется первая итерация до тех пор, пока значение разности (-. — « ) не станет больше единицы; а затем перейти к следующим итерациям.

После выполнения e+l двойных итераций или при равенстве единицы разности (Ц вЂ” >J, ) процесс вычисления прекращается, в регистрс сдвига 5 находится значение функции 2 Ч, в регистре сдвига 6 — значение Функции Я 2Х, в регистре сдвига 7 — значение функции

<ГС(1 Qd

Вычисление обратного гиперболического косинуса и одновременно функций

2цЕ" и е 2 в данном цифровом функциональном преобразователе производится аналогично, однако,с единицей сравнивается разность (, — ). B этом случае на блок сравнения 11 подается сигнал, определяющий вычисление разности ц. — z. . После выполнения

П+ 1 двойных йтераций или при равенстве единицы разности (Ч,. — 2. ) процесс

d вычисления прекращается, в регистре сдвига 5 находится значение функции

2gQ,, в регистре сдвига 6 — знаХ чение функции E, в регистре 7—

2Х зн аче ние функции Q г С (г я

Процесс вычисления функций Х = a vch g .и 2ц к " иллюстрируется конкретным числовым примером для аргумента - Х = 1,2, приведенным в таблице.

Время вычисления одновременно трех указанных функций 1.(в предложенном цпфровом функциональном преобразователе значительно меньше времени вычислений в известнык и .равно ТС2 ж, +8@1+ 12.

Асинхронный режим работы (прерывание процесса вычисления при равенстве единицы разности содержаний регистров сдвига 5 и 6) дополнительно сокращает время вычисления. Кроме того, асинхронный режим работы увеличивает:,точность вычисления без увеличения числа итераций. Из данных таблицы видно, что погрешность вычисления на первой тринадцатой итерации меньше, чем на.второй тринадцатой итерации (точное значение обратного косинуса равно 0,622362504).

Предложенный цифровой функциональный преббразователь значительно проще устройства, состоящего из устройства для вычисления обратного гиперболического синуса или,косинуса, устройства для вычисления экспоненциальной функции,квадратора и устройства умножения. Кроме того, указанные функции с помощью этих отдельных

551 в ний с высокой степенью интеграции. Таким образом, он совмещает требования быстродействия, надежности, точности и аппаратурных затрат. Использование данного з цифрового функционального преобразователя дпя вычисления укаэанных функций; также сократит расходы на разработку новых цифровых устройств для решения тождественной задачи.

684 устройств вычисляются последовательно и время вычисления как минимум а три раза больше, чем в предложенном цифровом функциональном преобразователе при срав\ нимых а п пар ату рных затратах.

Предложенный преобразователь состоит иэ простых цифровых стандартных элементов и известных схемотехнических реше,6 2,25 1,35 .1 О, 405464 1

5,0625 0,3375

1 0,8 1 09282

1 5,4

2 . 5,05 2 84765625 1,,20234375

5,0625 4,44946289 0,61303711 (О 7463893

3 4,4296875 3,406620025 1,023067475 1 0,612858

3 4,98339843 4,31150346 0,67189497

0,7306412

4 4,67 1936 03 3,789407337 0,8825 28693 — 1

0,66610273

4 4,37994 3,330533792 1,.049406208 - 1 0,6 0156426

5 4,516813125 3,541944626 0,974868499 О 63233587

5 4,375662715 3,324032015 1,051630700 — 3 0,60058734

6 4„444032444 3,42871954 1,015312904 0 61609153

6 4,51347045 3,536704117 0,976766333

1 0,63159570

7 4,478208963 3,481658977 0,996549986 — 1 Π623752564

7 4,443222956 3,427470558 1,015752398 — 1 Π-> 15909

8 4,460579295 3,454299968 3.,006279327 0 6 19808063

8 4,478003432 3,481339992 0.996664040 1 0,623706698

9 4,469257332 3,467753687 1,001503655 — 1 0,621751666

9 4,477986300 3,481312825 0,9966735! 5 l О 623703883

l 0,6227258437

10 4,47361327 3,4745167 0,99909657

1 1 4,47 1426755 3,47 1 12 112 1,000305635

1 0,6222369664

11 4,47361007 3,474511707 0,999098363 1 0,6227251284

12 4,47251788 3,472815353 0,999702527 — 1 0,6224809599

4 4714259567 3,471119827 1,0003061297 — 1 0,6222367914

13 4,47 1 97 124 3,471 9773 1,00000394

1 0,6223588542

13 4 472517134 3,472815001 0,999702133 1 0,6224809170

Формула и зобретения гистра сдвига, блок сдвига, четыре сумматора-вычитатепя, причем выходы ервого, второго, третьего сул л1аторов-вычитатепей соединены соответственно с первыл1и вхоПифро вой фу нкциональн ый преобра эователь, содержащий блок памяти, четыре ре10 4,469244507 3,467733842 1,001510665 — 1 0,62 17488044

9 684551 дами первого, второго, третьего регистров сдвига, первые выходы которых соединены соответственно с первыми входами первого, второго, третьего сумматоров-вычитателей, второй выход первого регистра

5 сдвига соединен с первым входом четвертого регистра сдвига, .второй выход второго регистра сдвига соединен с первым входом блока сдвига, выходы которого соединены с входами четвертого сумматора- 0 вычитателя, выход четвертого сумматора-вычитателя соединен со вторым входом второго сумматора-вычитателя, выход блока памяти соединен со вторым входом третьего сумматора-вычитателя, выходы блока управления соединены соответственно с входом блока памяти и со вторыми входами регистров сдвига и блока сдвига, о т л и ч а ю ш и и с я тем, что, с целью расширения функциональных возмож10 ностей, вычисления функций вида 2 Ц 9 х

Я,х

8 он содержит блок сравнения первый и второй входы которого соединены с третьими выходами соответственно первого и второго .регистров сдвига, первый выход соединен с входами управления б лока памяти, первого и четвертого сумматоров-вычитателей, второй выход — со входом блока управления, а выход четвертого регистра сдвига соединен со вторым входом первого сумматора-вычитателя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 478313, кл. 5 06 Б. 15/20, 1973.

2. Заявка ¹ 2174175/18-24, «л.

6. 06 F 15/20, 07.02.77, по которой принято решение о выдаче авторского свидетельства.

Заказ 5289/43 Тираж 780 Подписное

ИНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 °

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Е. Пупырев

Редактор О. Филиппова Техред H. абурка Корректор Ю. Ма«арен