Аналоговое запоминающее устройство

 

Союз Советск из

Социалистическии

Республик 684619

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к акт. свид-ву (22) Заявлено 22.03.77 (21) 2465511/18 — 24 (51) М. Кл.

G 11 С 27/00 с присоединением заявки .%

Гостдарствеикик каиттет

СССР аа делам кзабреттннй

II OTKPblTNN (23) Приоритет

Опубликовано 05.09.79. Бюллетень М 33 (53) УД К681-32-7. .066 (088 Я

Дата опубликования описания 05.09.79 (72) Автор изобретения

В. М. Сидоров

Новосибирский электротехнический институт (7l) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области аналоговой вычислительной техники и может найти применение в устройствах автоматики, измерительной и вычислительной техники.

Известны аналоговые запоминающие устройcrea, построенные на трансфлюксорах, прошитые обмотками записи, считывания и выходными обмотками (1).

В известном устройстве осуществляется операция сложения аналоговых сигналов при одновременном считывании информации с трансфлюксоров, расположенных на одной выходной обмотке, при этом необходимо осуществлять одновременное считывание информации с нескольких элементов памяти на трансфлюксорах, При этом сигнал на выходной обмотке будет определяться как сумма сигналов, считываемых с выбираемых одновременно элементов памяти.

Однако невозможно осуществить суммирование информации, считываемой одновременно с двух элементов памяти, расположенных на разных координатных шинах как по Х координате. так и по У, поскольку при этом считывается информация не с двух, а с четырех элементов памяти одновременно. Например, при одновременном считывании информации с эдемеHToB памяти, расположенных в пересечении первой по Х и первой по У координат и вторым по Х и по У координат будет считываться информация с элементов, расположенных в пересечении первой по Х и второй по У координат, а также второй по Х и первой по У координат.

Наиболее близким техническим решением является аналоговое запоминающее устройство, содержашее накопитель, выполненный на трансфлюксорах и подключенный к последовательно соединенным блоку стробировапия, фильтру низких частот и усилителю постоянного тока, выход которого соединен с выходом устройства, управляющий вход устройства подключен ко входу генсратора тактовых импульсов считывания, выход которого соединен с одним из входов блока адресов и одним из входов блока стробированпя, другой вход которого подключен к выходу накопителя, входы накопителя соединены G выходами блока выбора адресов, и адрссныс шипы (2).

684619

К недостаткам известного устройства относятся ограниченные функциональные возможиости, то есть устройство может выполнять только операцию запоминания информации.

Целью изобретения является расширение функциональных возможностей устройства, за счет обеспечения операций сложения и вычитания.

Поставленная цель достигается тем, что в неr0 введен блок поочередной выдачи кодов адресов, первый вход которого соединен с выходом генератора тактовых импульсов считывания, второй вход подключен к управлявшему входу устройства, третьи входы соединены с адресными шинами устройства, а выходы подключены ко входам блока выбора адресов.

Ца фиг. 1 изображена его функциональная схема, а на фиг. 2 — временная диаграмма его работы.

Аналоговое запоминаюшсе устройство содер5Ю жит накопитель 1, выполи HHblH на трансфлюксорах; блок выбора адреса 2, выходные шины которого являются координатными шинами выборки накопителя 1; блок 3 поочередной выдачи кодов адресов, в котором осуществляется сложение и вычитание, генератор 4 такто25 вых импульсов считывания, выходы которого присоединены к блоку выбора адреса 2, блоку 3 поочередной выдачи кодов адресов и блазе ку стробирования 5, который в свою очередь соединен с одной стороны с выходной шиной накопителя, с другой через фильтр нижних частот 6 с усилителем постоянного тока 7. Кроме того, устройство имеет управляющий вход 8, который является входом блока 3 поочеред35 ной выдачи кодов адресов и генератора 4 так.товых импульсов считывания. Выходные шины блока 3 соединены с блоком выбора адреса 2.

Запоминаюшее устройство при считывании работает в следуюших четырех режимах:

46 а) режим считывания информации; б) режим считывания с инверсией полярности выходного сигнала элемента памяти; в) сложение сигналов, считываемых с нескольких элементов памяти;

r) вычитание сигналов.

При считывании информации адрес считывае. мого числа запоминается в блоке 3 поочередной выдачи кодов адресов и блок выбора адреса 2 возбуждает координатные шины накопите5О ля 1, соответствуюшие данному адресу. Генератор тактовых импульсов считывания 4 постоянно вырабатывает по своему первому выходу импульсы, как показано на временной диаграмме "Вых. 4, 1", (фиг. 2). При этом блок вы55 бора адреса вырабатывает на координатных шинах импульсы тока таким образом, что на выбранный элемент памяти накопителя будут действовать импульсы тока переменной поляр. ности, последовательность которых изображена на врсменнои диаграмме "3 ч, При этом на выходной обмотке вырабатываются импульсы напряжения, вольт-секундная плошадь которых пропорциональна информации, записанной в элементы памяти..При обычном считывании генератор тактовых импульсов считывания по своему второму выходу вырабатывает импульсы строба таким образом, что стробируются только импульсы напряжения одной полярности, такой, которая соответствует полярности считываемого сигнала. Эта последовательность, соответствующая режиму считывания изображена на временной диаграмме "Вых. 4, 2, а". При считывании с инверсией полярности стробируюшис импульсы соответствуют импульсам напряжения полярностью противоположной полярности считываемого сигнала, как это показано на временной диаграмме "Вых 4, 2, б".

В режиме считывания как прямого, так и с инверсией выходного сигнала, абсолютная величина считываемого сигнала 0вых определяется следуюшим выражением: эвых =

К 4

2 где S — вольт-секундная площадь сигнала, считываемого с элемента памяти, f — частота следования импульсов на первом выходе генератора тактовых импульсов, а К вЂ” коэффициент усилителя постоянного тока.

В режиме выполнения операций сложения и вычитания в блоке 3 поочередной кодов выдачи адресов запоминаются адреса элементов, по которым осушесгвляется операции, и адреса выдаются на блок выбора адреса 2 таким образом, что за время очередного возбуждения координатных шин выбранных элементов через них проходят не менее двух пар импульсов считывания, как это показано на временных

1 ti диаграммах 3+ и 3 . лри выполнении операции над двумя числами. Такая последовательность импульсов считывания необходима в накопителе на основе трансфлюксорной матрицы с геометрическим совпадением токов, поскольку первая пара импульсов тока осуществляет подготовку всех элементов по выбранным адресам, а только вторая обеспечивает выходной сигнал, соответствуюший единственному выбранному элементу памяти.

Генератор 4 тактовых импульсов считывания вырабатывает в режиме сложения и вычитания по всему второму выходу импульсы строба выходных сигналов соответствующей полярности только по вторым парам импульсов, следуюгцих через выбранные элементы. Режим вычитания отличается от ре:жима сложения тем, какой полярности импульс стробирустся при обрашении к вычитаемому. Стробирование в ука684619

5 б занных режимах иллюстрируется временными диаграммами "Вых 4, в" и Вых 4, 2, г".

Абсолютная величина сигнала в режиме сложения или вычитания определяется следующими выражениями:

f где S1 и S — вольт-секундные плошади сигналов, считываемых с элементов памяти по перво-

ФЭ му и второму адресам соответственно.

Знаки плюс и минус в приведенных выражениях определяются видом операции и полярностью величины, хранимой в элементе памяти.

Введение блока поочередной выдачи кодов адресов и управления режимами в аналоговое запоминающее устройство позволяет обеспечить выполнение операций непосредственно в запоминающем устройстве без введения специальных

20 вычислительных блоков. Универсализация запоминающего устройства позволяет осуществить операции над величинами одновременно с их считыванием. Таким образом, можно не только избежать дополнительных вычислительных бло2Э ков при обработке информации, но и обеспечить повышение быстродействия, поскольку операции суммирования, вычитания и инвертирования полярности осуществляются одновременно с выдачей информации. Предлагаемое аналоЭЭ говое устройство используется при разработке регистрирующей аппаратуры для определения параметров одиночного импульса.

Формула изобретения

Аналоговое запоминающее устройство, содержащее накопитель, выполненный на трансфлюксорах и подключенный к последовательно соединенным блоку стробирования, фильтру низких частот и усилителю постоянного тока, выход которого соединен с выходом устройства, управляющий вход устройства подключен ко входу генератора тактовых импульсов считываЙия, выход которого соединен с одним из входов блока выбора адресов и одним из входов блока стробирования, другой вход которого подключен к выходу накопителя, входы накопителя соединены с выходами блока выбора адресов, и адресные шины, о т л и ч а ю Ш ее с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения операций сложения и вычитания, в него введен блок поочередной выдачи кодов апресов, первый вход которого соединен с выхо-. дом генератора тактовых импульсов считывания, второй вход подключен к управляющему входу устройства, третьи входы соединены с адресными шинами устройства, а выходы подключены ко входам блока выбора адресов.

Источники информации, принятые во внимание при экспертизе

1, "Магнитные элементы непрерывного действия". Сборник, М;, "Наука", 1972.

2. Отчет по НИР. .Аналоговое запоминаюшее устройство т Комплекс средств организации сжатия информации до ее регистрации" N гос. регистрации 73028237.

6486!9

Составитель H. Воронин

Техред Л.Алферова

Корректор А Гриценко

Редактор Э. Губницкая

Заказ 2598/47

Тираж 681 Подписное

Ц1!ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ПП11 ™!!атент", t. Ужгород, ул. Проектная, 4