Дешифратор

 

ОПИСАНИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республмк (ii)684739 (61) Дополнительное к авт. саид-ву— (22) Заявлено 06.04.77 (21) 2470657/18-21 (51) М. Кл.

Н 03 К 13/24 с присоединением заявки М— (23) Приорнтет—

Гасударственнйй аематет

СССР не делам наебретеннй н етнрытнй

Опубликовано 05.09.79. Бюллетень рй 33

Дата опубликования описания 15.09.79 (53) УДК 621.384 (088,8) (72) Автор изобретения

Ю. Ф. Бондаренко (7l ) Заявитель (54) ДЕШИФРАТОР

Изобретение относится к области автоматики и телемеханики и может бьггь использовано для преобразования двоичной записи переданного сообщения в команду.

Известны. дешифраторы кодовых интервалов времени, содержащие генератор, блок управления и преобразовательный блок (11.

Недостатком этих дешифраторов является низкая помехоустойчивость.

Кроме того, известны дешифраторы, содержащие источник сообщений, задающий генератор, блок управления и дискретную линию задержки, выполненную на базе счетчика импульсов и делителя частоты и соединенную с выходной матрнцей Щ.

Недостатками этих устройств являются низкая помехоустойчивость, вызванная сбоями триггеров

s помехами, действующими в цепях питания и шинах заземления, а также невозможность работы дешифратора, при декодировании сигналов, кодовые интервалы которых составляют разные временные базы.

Цель изобретения — повышение помехоустой. чивости и расширение функциональных воэможностей дешифратора.

Данная цель достигается тем, что в дешифратор, содержиций блок управления и задающий генератор, выход которого через соединенные последовательно делитель частоты и счетчик подключен к первым входам выходной матрицы, вторые входы которой соединены с входной шиной, введены элемент И вЂ” НЕ, одновибратор, инверторы, триггеры н резистивные делители, причем выход блока управления через соединенные последовательно первые резистивный делитель, инвертор и триггер, подключены ко входу элемента И вЂ” НЕ, другой вход которого через второй триггер соединен с другим выходом счетчика, а выход элемента И-НЕ, подключен к третьим входам выходной матрицы, при этом входная шина через второи инвертор и одновибратор соединена с друтими входами делителя частоты, счетчика и второго триггера, кроме того другой вход первого триттера через второй резистнвный делитель подключен к шине питания.

Команда нз изменение режима работы дешифратора в виде положительного перепада напряжения поступает на единичный вход триггера

1 через последовательно включенные резистивный делитель 6 и инвертор 5. При этом триггер 1 опрокидывается и на его единичном выходе устанавливается уровень логической единицы. Так как второй вход элемента И-HE 3 соединен с нулевым выходом триггера 13, то на соответству. ющих входах выходной матрицы 4 действует низкий, запрещающий уровень напряжения, который продолжает удерживаться и после выдачи одновибратором 10 разрешения на работу делителя частоты 11, счетчика 12 и триггера 13 вплоть до момента переполнения счетчика 12.

Таким образом, в течение всего первого цикла заполнения счетчика 12 дешифратор не декодирует принимаемые сигналы.

После первого переполнения счетчика 12 опрокидывается триггер 13. На входе элемента

И вЂ” НЕ 3 уровень напряжения понижается до логического нуля. С этого момента счетчик 12 заполняется импульсами вторично-. В течение времени, равного полунвриоду колебаний триггеров 13, па выходе элемента И-ИЕ 3 действует

Ь уровень напряжения, соответствующий логической единице, В течение этого времени дешифратор декодирует сигналы, кодовые интервалы которых составляют величину:

T= Tn+пТ, где тп — кодовый интервал сигнала, декрднровавшийся дешифратором до поступления команды с блока унрзвления 7; и — количество импульсов, отсчитанное счетчиком 16 за цикл его работы;

Т вЂ” нериод колебаний, действующих нз входе счетчика 12.

Таким образом, по команде с блока управления 7 можно декодировать сигналы, имеющие разные времыпые базы кодов.

Формула изобретения

Дешифратор, содержа|ций блок управления и задзющий генератор, выход которого через соединенные последовательно делитель частоты и летчик, подключен к первым входам выходной матрицы, вторые входы которой соединены с входной шиной, отличающийся тем, что, с целью повышения помехоустойчивости и расширения функциональных возможностей, введены элемент И вЂ” НЕ, одновибратор, инверторы, трит геры и резисгивные делители, причем выход бло кз управления через соединенные последователь; но первые резистивный делитель, инвертор и триттер, подключен ко ьходу элемента И-НЕ, другой вход которого через второй трнттер соелинен с другим выходом счетчика, а выход эле.

3 68473

На чертеже представлена блок-схема дешнфратора, где триггер 1 устанавливается в заданное состояние с помощью резистивного делителя 2.

Еди>ичный выход триггсра 1 соединен со входом элемента И вЂ” НЕ 3, выход которога связан со входами разрешения выходной матрицы 4. Единичный вход триггера 1 через включеннъю последовательно ннвертор 5 и реэистивный делитель 6 соединен с блоком управления 7. Входная шина

8 через инвертор 9 и одновибратор 10 подключе. >0 на ко входам делителя частоты 11, счетчика 12 ц триггера 13 переполнения. Вход делителя 11 подключен к выходу задающего генератора 14;

Дешифратор рзботает в двух режимах.

В режиме декодирования сообщении, кодовая 15 база которых минимальна, с блока управления 7 на резистивный делитель 2 подается низкий (нулевой) уровень нзпряженил, что вызывает появление высокого уровня напряжения на входе триггера 1, который устанавливается в положеиие, ха-20 рактеризуемое логическим нулем на единичном выходе. При этом на.разрешающие входы выходной матрицы 4 действует уровень, соответствующий логической единице, и одновременно первый импульс через щвертор 9 запускает одновибратор 10, с единичного выхода которого подается импульс, длительностью больше максимальной базы используемых кодов, разрешающий работу делителя частоты 11, счетчика 12 и триггера 13 переполнения, которые начинают заполняться им- Зо пу>тьсами задающего FGH6p870p3 14.

Расшифровка принимаемых ад палов происходит в течение всего времени заполнения счетчика 12, после переполнения которого происходит опрокидывание триггера 13, однако изменение режима работы дешифратора не происходи из-за лопиеского нуля, действующего на входе элемеи à И-НЕ 3.

После окончания работы одновибратора 10 на входы делителя частоты 11, счетчика 12 и триггера 13, снова подается уровень напржкения, запрещающий работу этих устройств, и удерживает- ся вплоть до прихода следующего видвоимпульCB

Запрещение работы зпгх устройств в интервале времени ожидания сигналов уменьшает вероятность сбоев триггеров от различных возмущающих факторов, увеличивает достоверность декодирования каждого сообщения, уменьшает временную ошибку, обусловленную несинхронностью M импульсов сигнала с импульсами задающего генератора, так как от сбоев триггеров дополнительного двоичного делителя частоты возможны флуктуации периода колебаний, действующих на входе счетчика 12.

В режиме декодирования сообщений с большей кодовой базой дешифратор работает следующим образом.

Составитель А. Захарова

Редактор Д; Мепуришвили Техред М.Келемеш Корректор О. Билак

Тираж 1060 Подписное

ИНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 5306/54

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5 684739 6 мента И вЂ” НЕ, подключен к третьим входам вы. Источники информации, принятые во вним»ходкой матрицы, при этом входная шина через ние при экспертизе второй инвертор и одновибратор соединена с 1. Авторское свидетельство СССР М 365039, другими входами делителя. частоты, счетчика и кл. Н 03 13/24, 04.06.70. второго триггера, кроме того другой вход нер- 5 2. Глобус И. А. Двоичное кодирование в синвого,триггера через втором резистивный делитель хронных системах — Изд. Связь", М., 1972, . подключен к шине питания. с. 75,