Датчик тестовой псевдослучайной последовательности

 

@j т Яф) и< i í и1 е!

ОП ИС

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

11 1) 684760

К АВТОРСКОМУ СВИДИТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22) Заявлено 16.12.77 (21) 25553361 18-09 с присоединением заявки № — (23) П рио ри тет— (51) М. Кл. -

Н 041 11/08

Н 04 1) 10

Государственный квинтет

СССР но делам нзвбретеннй

Н OTKPblTNN (53) УД К 621.394.. 1 4 (088.8 ) Опубликовано 05.09.79. Б)оллетень № 33

Дата опубл и ко ва н ия оп пса ни я 10.09.79 (72) Авторы изобретения

В. С. Кувшиновский, Н. Д. Гладилин, В. Н. Дмитриева, В. A. Марченко и С. М. Рхлева (71) Заявитель (54) ДАТЧИК ТЕСТОВОЙ ПС ЕВДОС. !х Ч ЛЛН ОГ!

ПОС:! ЕДОВЛТЕЛЬН ОСТИ

Изобретение относится к технике связи и может использоваться для определения коэффициента ошибок в дискретных каналах и каналах передачи данных.

Известен датчик тестовой псевдослучайной последовательности, содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной связи (11.

Однако в известном датчике невозможно получить выходной сигнал с заданной реализацией потока случайных краевых искажений, что ограцичивает функциональные возможности датчика.

Целью изобретения является формирование выходного сигнала с заданными случайными краевыми искажениями.

Для этого в датчик тестовой псевдослучайной последовательности, содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной связи, введен блок переменной задержки, при этом выход генератора тактовых импульсов подключен к одному из входов блока переменной задержки, к двум другим входам которого подключены выходы соответствую1цих р 113!)ядов р гистр;1 сдвига, а выход блока перемен)юй задержки подключен к тактовому входу регистра сдвига.

Блок перемеHH()!1 задержки выполнен в ви.1е последовательно соединенных задающего ге5 нсратора, счетчика и триггера, к другому входу которого подключен один из входов ключевого олока, выходы которого подклю)ены к установочным входам счетчика, причем входы ключевого «блока являются входами, а выход триггера — выходом блока

1е) переменной задержки.

На чертеже приведена структурная электрическая схема предложенного датчика.

Датчик тестовой псевдослучайной последовательности содержит генератор такто15 вых импульсов 1, регистр сдвига 2 с сумматором по модулю два 3 в цепи обратной связи и блок переменной задержки 4.

Блок переменной задержки 4 выполнен в виде последовательно соедиHpHHhlx задающего генератора 5, счетчика 6 и триггера

20 7, к другому входу которого подключен один из входов ключевого блока 8. выходы которого подключены к установочным входам счетчика 6.

684760

Формула изобретения

Входы ключевого блока 8 являются входами,.а выход триггера — выходом блока переменной задержки 4.

Датчик тестовой псевдослучайной последовательности работает следующим образом.

Импульсы, появляющиеся на выходе генератора тактовых импульсов 1, поступают через блок переменной задержки 4 на тактовый вход регистра сдвига 2, вызывая смену его состояний. Обратная связь в регистре сдвига 2 осуществляется так, что в процессе работы регистр сдвига 2 принимает 1о

М = 2 — 1 различных состояний (m — число разрядов регистра сдвига 2). Сигналы с выходов соответствующих разрядов регистра сдвига 2 поступают на другие входы блока переменной задержки 4, задавая вре1т мя задержки данного блока. В результате этого продвигающие импульсы на тактовый вход регистра сдвига 2 поступают с изменяющимся во времени запаздыванием относительно моментов возникновения их на выходе генератора тактовых импульсов 1, вслед- щ ствие чего последовательность импульсов, поступающая на выход датчика с выхода сумматора по модулю два 3 (или с выхода какого-либо разряда регистра сдвига 2) будет иметь случайные краевые искажения. м

Работа блока переменной задержки 4 происходит следующим образом.

Импульсом; поступившим на вход блока переменной задержки 4 с генератора тактовых импульсов 1, триггер 7 опрокизо дывается в состояние «О», а в счетчик 6 через ключевой блок 8 записывается число, соответствующее комбинации сигналов, присутствующих в этот момент на входах блока переменной задержки 4. Счетчик 6 под действием импульсов, поступающих с выхода

35 задающего генератора 5, считает до заполнения и выдает сигнал, который опрокидывает триггер 7 в состояние «1». При этом на выходе триггера 7 формируется рабочий перепад напряжения, который воздействует на тактовый вход регистра сдвига 2, вызы- 4о вая изменение его состояния, а значит и изменение комбинации сигналов на управляющих входах блока переменной задержки 4.

Поскольку процесс изменения величины

45 задержки блока переменной задержки 4 однозначно связан с процессом изменения состояний регистра сдвига 2, ооа процесса бу4 дут иметь одинаковый период, равный М р (р — период следования импульсов на выходе генератора тактовых импульсов 1) . Такой же период будет иметь поток случайных краевых искажений на выходе датчика.

Заданная реализация потока случайных краевых искажений может быть изменена путем изменения точек подключения входов блока переменной задержки 4 к регистру сдвига 2.

Предложенный датчик обеспечивает получение тестовой псевдослучайной последовательности с заданной реализацией потока случайных краевых искажений, что расширяет функциональные возможности известного датчика, в частности, позволяет осуществить самопроверку прибора для определения коэффициента ошибок, а также проверить исправляющую способность приемника аппаратуры передачи данных.

1. Датчик тестовой псевдослучайной последовательности, содержащий генератор тактовых импульсов и регистр сдвига с сумматором по модулю два в цепи обратной связи, отличающийся тем, что, с целью формирования выходного сигнала с заданными случайными краевыми искажениями, введен блок переменной задержки, при этом выход генератора тактовых импульсов подключен к одному из входов блока переменной задержки, к двум другим входам которого подключены выходы соответствующих разрядов регистра сдвига, а выход блока переменной задержки подключен к тактовому входу регистра сдвига.

2. Устройство по п. 1, отличающееся тем, что блок переменной задержки выполнен в виде последовательно соединенных задающего генератора, счетчика и триггера, к другому входу которого подключен один из входов ключевого блока, выходы которого подключены к установочным входам счетчика, причем входы ключевого блока являются входами, а выход триггера— выходом блока переменной задержки.

Источники информации, принятые во внимание при экспертизе

1. Каналы передачи данных. Под ред.

В. С. Шварцмана, М., «Связь», 1970, с. 280.

684760

Составитель Г. Челей

Редактор Л. Гельфман Техред О. Луговая Корректор Е. Папи

Заказ 5772/57 Тираж 775 Подписное

ЦН И И ПИ Государственного комитета СССР по делам изобретений и открытии

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4