Устройство для контроля полупроводниковой памяти

 

ОП ИСАНИЕ

ИЗОБРEтEнИЯ ""691929

К АВТОИ:КОМУ С ЕТИЛЬСТВУ

Союз Советскид

Социалистических республик (61) Дополнительное и аат. сеид-ву (51)М. Кл.2

G 21 С 29/00 (22) Заявлено 070177 (23) 2441636/18-24 с присоединением заявки Йо

Государственный комитет

СССР ио делам иэобретеиий и открытий (23) Приоритет—

Опубликовано 151079. Беоллвтень М38

Дата олублинкоеанил описанию 1Ы019 (53) УДК

628. 327 ° 6 (088.8) (84) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОЛУПРОВОДНИКОВОЙ

ПАМЯТИ

l Изобретение относится к области вычислительной техники и может быть использовано для динамического функционального контроля систем памяти в полупроводниковом Интегральном исполнении.

Известно устройство для койтроля запоминающих модулей, которой генерирует тесты на основе линейных и нелинейных псевдослучайных кодовых комбинаций (1) .

Недостаток этого устройства состоит в том, что эти тесты не являются эффективнй так как не создают наи- !5 более тяжелые условия работы проверяемого запоминающего модуля и требуют больших затрат времени, кроме того, это устройство не может одновременно генерировать сложные информационные и адресные кодовые комбинации, с помощью которых выявляются ошибки выборки по адресу проверяемой памяти.

Наиболее близким техническим решением к данному изобретению является 25 устройство для контроля полупровод. никовой памяти, содержащее блок управления, вход которого соединен с выходом первого блока сопряжения, а выходы соответственно через первый и второй генераторы импульсов, и непосредственно с соответствующими входами второго блока сопряжения (2).

Недостатком устройства является то, что контроль запоминающих модулей, различных по технологии и структуре осуществляется при жестких со" отношениях между импульсными сигналами временной диаграммы, задаваемыми аппаратными средствами на сменной персональной плате, индивидуальной для каждого вида запоминающего модуля (даже при одном типе технологии), что требует большого количества персональных плат. . Кроме того, такой способ Формирования импульсных сигналов не позволяет проверить работоспособность (снять область устойчивой работы) запоминающего модуля при изменении параметров временной диаграммы.

Полупроводниковые запоминающие устройства характеризуются рядом важных временных задержек: временем выборки, временем восстановления после считывания, временем записи, временем установления информации, временем сброса информации, временем смены адреса, временем восстановления после

691929 считывания, временем записи в временем установления информации, временем сброса информации, временем смены адреса, временем восстановления после записи, задержкой при выборе кристалла ° При построении систем памяти, как. правило, используется большое ко5 личество запоминающих модулей, вре. менные задержки которых различны. При разработке временных диаграмм систем памяти исходят иэ временных задержек 10 запоминающих модулей, Обычно привязывают все сигналы к одной оси временной диаграммы системы памяти. Во все моменты времени будет точно известно положение лишь одной последовательности импульсов, и именно эта после15 довательность должна считаться опорной. Положение всех остальных сигналов относительно этой последовательности будет характеризоваться некоторой неопределенностью . Знание зоны

20 неопределенности позволит определять область устойчивой работы системы памяти и избежать индивидуальной настройки каждого образца системы. Чтобы определить область устойчивой работы запоминающего модуля и системы памяти, необходимо ввести в устройство контроля возможность дискретного изменения временных соотношений . между импульсами временной диаграммы проверяемой памяти.

Целью изобретения является расши рение функциональных воэможностей устройства.

Поставленная цель достигается тем, что устройство содержит многоканальный блок. формирования временной диаграммы, состоящий из счетчиков, триггера и двух компараторов, одни иэ входов которых соединены с выходами 40 соответствующих счетчиков, входы которых подключены к соответствующим выходам блока управления, выходы компараторов соединены с входами триггера, выход которого поцключен 45 к одному из входов второго блока сопряжения.

Яа фиг.1 пр дставлена блок-схема устройства для контроля полупровод- 50 никовой памяти; на фиг.2 — блок фор- мирования временной диаграммы.

Устройство содержит первый блок сопряжения 1, блок управления 2, первый генератор и лпульсов 3, второй 55 генератор импульсов 4, второй блок сопряжения 5; блок формирования временной диаграммы б, состоящий из счетчиков 7, 8, 9, компараторов 10, ll и триггера 12.

Первый генератор импульсов 3 фор60 мирует по программе информационные тестовые последовательности по заданным алгоритмам. Он -обеспечивает прием и временное хранение информации

65 щего мо считанной иэ проверяемого эапоми нающ модуля, операцию сравнения считанной информации с эталонной и выдачу сигналов в блок управления 2 для принятия решения о результате про-. верки.

Второй генератор импульсов 4 формирует по программе адресную последова- ,тельность по заданному алгоритму,,осуществляет локализацию адреса, по которому происходит запись или считывание обеспечивает хранение пределов ацресования проверяе немого засов. поминающего модуля и сравнения ад р ëi»

Блок формирования временной диаграммы предназначен для формирования. ли временных диаграмм при проверке р азчных запоминающих модулей и систем п памяти и изменение их по задани и о рограмме. Все каналы блока идентичны. Каждый канал содержит счетчики

8 9— соответственно начала и конца импульса, компараторы 10, llсоответственно начала и конца импуль- са) триггер 12. Счетчик 7 является общим для всех каналов. На вход счетчика 7 поступаюТ сигналы с блока управления, частота которых опреден ляет дискретность приращения длителости импульса. Код счетчика 7 сравьнивается с кодами счетчиков 8, 9 компараторами 10 и 11 соответственно.

Разность кодов счетчика 7 и счетчиков 8, 9 определяют длительность импульсов, формируемую триггером 12.

Первый блок сопряжения 1 предназначен для ввода программ с периферийных устройств, Второй блок сопряжений осуществляет согласование логических уровней входных (вю<одных сигналов), необходимую коммутацию входов (выходов) проверяемого эапоминакв4его модуля или системы памяти с устройством. формула изобретения

Устройство для контроля полупроводниковой памяти, содержащее блок управления, вход которого соединен с выходом первого блока сопряжения, а выходы — соответственно через первый и второй генераторы импульсов, и непосредственно с соответствующими входами второго блока сопряжения, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей .Устройства, оно содержит многоканальный блок формирования временной диаграммы, состоящий из счетчиков, триггера и двух компараторов, одни из входов которых соединены с выходами соответствующих счетчиков, входы которых. . подключены к соответствующим выходам блока управления, выходы компараторов соединены с вхо"

691929

Риг.r

Фиг.г

Составитель Л.Амусьева

Техред Л.Алфепова. Корректор Ю.Макаренко

Редактор 3.Губницкая

Тираж 681 Подписное.ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6226/43

Филиал ППП, Патент, г.ужгород, ул.Проектная,4. дами триггера, выход которого подключен к одному из входов второго блока сопряжения, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 428455, кл. G 11 С 29/00, опублик.

197 2 .

2. Патент США У 3751649, кл. 235153 А, опублик. 1971.