Суммирующее устройство

 

Союз Соаетскнн

Социалистическин

Республик

7/385

Гееударстеенный кемнтет

СССР (23) П риоритет аа делам нзебретеннй н нтнрытнй

Оиубликоваио 05.01.80. Бюллетень .% 1

Дата опубликования описания 07 01 80 (53) УДК 681.325 (088.8 } (72} Авторы изобретения

E. Ф. Киселев, E. О. Березовский и Г. Г. Кузнецова (7I ) Заявитель (54) СУММИРУЮЩЕЕ УСТРОИСТВО

Изобретение относится к вычислительной технике, в частности к суммирующим устройствам, и может быть использовано для построения вычислительных устройств, работа которых основана на принципах цифрового интегрирования.

Суммирующие устройства широко известны. Однако известные устройства либо сложны, либо работают по параллельным или последовательным кодам чисел, что

1О препятствует их использованию в устройствах цифрового интегрирования, в которых операнды вырабатываются в число импульсных (унитарных) кодах Pl,14,Я(41.

Из известных устройств наиболее близ15 ким по технической сущности к данному изобретению является суммирующее устройство, содержащее алементы И и ИЛИ и счетный триггер, причем входы первого алемента И подключены ко входам положительных приращений операндов устройства, входы второго элемента И подключены ко входам отрицательных приращений операндов устройства, выход первого але2 мента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого подключен к единичному выходу счетного триггера, вход которого подключен к выходу второго алемента ИЛИ, выход второго элемента И соеаинен с первым входом третьего элемента ИЛИ, второй вход ко» торого соединен с выходом четвертого элемента И, выходы первого и третьего эле - ментов ИЛИ подключены соответственно к первому и второму выходам устройства(5).

Это устройство по потоку приращений первого слагаемого а" и потоку приращений второго .слагаемого О" формирует поток приращений, ооответствующий ве личине

1 — (а+Ъ) .

Однако укаэанное устройство является довольно сложным, так как при его построении не достаточно полно использованы принципы суперпозиции логических функций, что, в частности, привело к наличию з 7083 в устройстве трех логических каналов, управляющих работой четырех трехвходовых элементов И и двух триггеров, которые являются источниками дополнительной информации О младшем двоичном разряде суммы с1-Ь ", использовать которую в рамках данного устройства трудно, потому - что для этого потребовался бы источник импульса конуса потоков приращений слагаемых "n " и "b поступающих 10 через суммирующее устройство не входы реверсивного счетчика, а также дешифратср состояний триггеров суммирующего устройства и знакового разряда реверсивного счетчика. 15

14елью изобретения является упрощение устройства и повышение его точности.

Для достижения поставленной цели, устройство сОдержит элемент ИЛИ НЕ, входы которого соединены с выходами перво- 20 го второго и пятого элементов И, а выход - с первыми входами шестого и седьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и пятого элементов ИЛИ, подсоединенным ко входам пятого элемента И, входы четвертого элемента ИЛИ подключен ко входам положительных приращений операндов устройства и к первому дополнительному входу устройства, входы пятозэ

ro элемента ИЛИ подключены ко входам отрицательных приращений операндов устройства и ко второму дополнительному входу устройства, нулевой выход счетного триггера подключен к первому входу четвертого элемента И, второй вход которого соединен с выходом седьмого элемента И, второй вход третьего элемента И соединен с выходом шестого элемента И, выходы шестого и седьмого элементов И 4О подключены ко входам второго элемента

ИЛИ.

Для пояснения сущности изобретения на чертеже приведена схема суммирующего устройства, содержащая семь двух- 4 входовых элементов И 1, 2, 3, 4, 5, 6 и 7, три двухвходовых 8, 9 и 10 и две трехвходовых 11 и 12 элементов ИЛИ, трехвходовый элемент ИЛИ-НЕ 13, счетный триггер 14, входы 15 и 16 положительных приращений первого и второго слагаемых, соединенные соответственно с первыми и вторыми входами элементов

1 и 11, входы 17 и 18 отрицательных приращений первого и второго слагаемых, соответственно соединенные с первыми и вторыми входами элементов 2 и 12, дополнительные входы 19 и 20, характеризующие смену знака суммы соответственно с - на + и с "+ не - (выходы задержанных импульсов переполнения реверсивного счетчика суммы первого и второго слагаемых) и подключенные соответственно к третьему входу элемента 11 и третьему входу элемента 12, при этом выход элемента 1 соединен с первыми входами элементов 8 и 13, выход элемента 2 соединен с первым входом элемента

9 и третьим входом элемента 13, второй вход которого через элемент 7 связан с выходом элемента 11, подключенным к первому входу элемента 3, и с выходом элемента 12, подключенным к первому входу элемента 4, второй вход которого соединен со вторым входом элемента 3 и подключен к выходу элемента 13, выход элемента 3 соединен с первым входом элемента 5 и одним из входов элемента 10, другой вход которого соединен с" выходом эл емент а 4, подключ енным к первому входу элемента 6, второй вход элемента 5 соединен с прямым выходом, а второй вход элемента .6 ° с инверсным выходом триггера 14, счетный вход которого подключен к выходу элемента 10, причем выход элементе 6 подключен ко второму входу элементе 8, а выход элемента 6 - ко второму входу элементе 9, выход элемента 8 соединен с выходом 21 положительных приращений, а выход элемента 9 — с выходом 22 отрицательных приращений суммы слагаемых.

Устройство работает следующим образом.

На входы 15- 18 поступают суммируемые величины (приращения). Для кодирования приращений используется тернарный способ, т.е. приращение передается по двум каналам. Один канал служит для передачи положительных приращений, второй - отрицательных. На вход 15 и вход 17 поступают соответственно положительное и отрицательное приращения первого слагаемого а а на вход 16 и вход 18 — положительное и отрицетельное приращения второго слагаемого о . Приращения слагаемых не входах устройства представлены в виде последовательностей импульсов.

Причем одновременное появление приращенийй (импульсов) на входах 15 и 17 или входах 16 и 18 невозможно. Так как описываемое устройство обычно работает на реверсивный счетчик, то не вход 19 (20) устройства поступает задержанный импульс переполнения реверсивного счетчика, хярактеризующий смену знаке суммы, соот5 7083 ветствуюшей переходу его состояния -О в +О (+О в -0 ).

При отсутствии не входах 15- 18 устройстве импульсов приращений с выходов элементов 1-. 12 снимаются сигналы логических нулей, е с выходе элемента 13— сигнал логической единицы, активизирующий по вторым входам элементы И 3 и

4. При этом триггер 14 активизирует по второму входу элемент И 5 и запрещает {с по одноименному входу элемент И 6, если он находится в единичном состоянии, и наоборот — если находится в нулевом сост ояни и.

Пусть на входы устройства одновременно поступают положительное приращение одного из слагаемых и отрицательное приращение другого слагаемого, т.е. не входах 15 и 18 или входах 16 и 17 одновременно возникают импульсы. Тогда эти импульсы одновременно гюявятся на выходах элементов ИЛИ 11 и 12, подключенных ко входам элемента И 7. На выходе элемента И 7 вырабатывается импульс, который через элемент ИЛИ-НЕ 13

25 запретит по вторым входам работу элемента И 3 и 4. Поэтому нв выходах 21 и

22 импульсы не вырабатываются.

Пусть не входы 15 и 16 (17 и 18) одновременно поступают положительные (отрицательные) приращения слагаемых

"g и " в». Тогда на выходах элементов .И 1 и ИЛИ 11 (И 2 и ИЛИ 12) одновременно будут выработаны импульсы. Импульс с выхода элементе И 1 (И 2) через элемент ИЛИ-НЕ 13 запретит по вторым входам элементы И 3 и 4 и поступит через элемент ИЛИ 8 (ИЛИ 9) с выхода

21 положительного (22 отрипательного).

-l{; приращения суммы на суммирующий (вычитающий) вход реверсивного счетчика, не который работает описываемое устройство.

При этом, если р ев ерс явный счетчик в этот момент находится в состоянии

-0 (+О ), то на его выходе, подключенном к входу 19 (20), будет выработен задержанный импульс переполнения импульса на вход 19 (20) устройства, 50 на его других входах импульсы будут отсутствовать и реверсивный счетчик установится в состояние "+О (-0 ).

Импульс со входа 19 (20) поступает через элемент ИЛИ 11 (ИЛИ 12) на пер55 вый вход элемента И 3 (И 4). Так кек по вторым входам элементы И 3 и 4 разрешены сигналом логической единицы, вырабатываемым элементом ИЛИ-НЕ, то на

4 с) 6 выходе элемента И 3 (И 4) появится импульс, поступеюший через элемент ИЛИ

10 не счетный вход триггера 14. При этом, если триггер 14 находится в единичном (нулевом) состоянии, то он разрешает по второму входу элемента И 5 (И 6), нв первый вход которого с выхода элементе И 3 (И 4) поступает импульс, который поступит через элемент ИЛИ 8 (ИЛИ 9) с выхода 21 положительного (22 отрицательного) приращения суммы нв суммирующий (вычитающий) вход реверсивного счетчика. После окончания этого импульсе реверсивный счетчик перейдет в состояние "+1 (-1"), а триггер 14 установится в 0 ("1 ), А если триггер 14 находится в нулевом (единичном) состоянии, то реверсивный счетчик остается в состоянии «О (-0 ) и триггер 14 установится в состояние 1 (0 ).

Таким образом на выходе 21 устройства формируется поток положительных, а нв выходе 22 - поток отрицательных приращений величины 1/2 (Q + О). Кроме того, при поступлении потоков приращений слагаемых О и 4 через предлагаемое устройство на реверсивный счетчик, триггер 14 вырабатывает младший двоичный разряд суммы (a+b ).

Причем легко показать, что если на входы 19 и 20 устройства не подавать импульсы обратных связей, то оно (квк и прототип ) будет выр абатыват ь величину 1/2.({:{+Ъ) с методической погрешнос» тью в 1 квант (соответствующий одному импульсу полОжительнОГО или Отрицатель ного приращения слагаемого).

Технико-экономическая эффективность изобретения заключается в том, что предложенное суммирующее устройство проще прототипа (действительно, если прототип содержит 18 комбинационных логических элементов и два триггере, то предлегаемое устройство содержит 13 комбинационных элементов и один триггер) и имеет повышенную точность, твк как кроме тернерного кода суммы двух слагаемых оно вырабатывает младший двоичный разряд суммы этих слагаемых, поступающих нв устройство тернарных кодов.

При этом учитывая, что вес импульса выходного тернврного кода суммы в двв раза больше веса младшего двоичного разряда суммы, то использование. изобретения позволит повысить в двв раза точ.ность вычисления суммы и, следовательно, точность устройств, в. котором оно будет использоввт ься.

7083 и зобретени я формул а

76

Составител ь В. Березкин

Редактор Д. Мепуришвили Техред 3. Фанта Корректор Н. Степ

Заказ 8489/44 Тираж 751 Подписное

0НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Хосква, Ж-З, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Суммирующее устройство, содержащее элементы И и ИЛИ и счетный триггер, причем входы первого элемента И подключены ко входам положительных приращений операндов устройства, входы второго элемента И подключены ко входам отрицательных приращений операндов устройтсва, выход первого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого подключен к единичному выходу счетного триггера, вход которого подключен к выходу второго элемента ИЛИ, выход второго элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвер» того элемента И, выходы первого и третьего элементов ИЛИ подключены соответственно к первому и второму выходам устройства, о т л и ч а ю ш е е с я тем, что, с целью упрощения устройства и повышения его точности, устройство содержит элемент ИЛИ НЕ, входы которого соединены с выходами первого, второго и пятого элементов И, а выход — с первыми входами шестого и седьмого элементов И, вторые входы которых подключены соответственно к выходам четвертого и

49 8 пятого элементов ИЛИ, подсоединенным ко входам пятого элемента И, входы четвертого элемента ИЛИ подключены ко входам положительных приращений операндов устройства и к первому дополнительному входу устройства, входы пятого элемента

ИЛИ подключены ко входам отрицательных приращений операндов устройства и ко второму дополнительному входу устройства, нулевой выход счетного триггера подключен к первому входу четвертого элемента

И, второй вход которого соединен с выходом седьмого элемента И, второй вход третьего элемента И соединен с вы.-.одом шестого элемента И, выходы шестого и седьмого элементов И подключены ко входам второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 548870, кл. G 06 Т 1/02, 1975.

2. Авторское свидетельство СССР

М 378843, кл. G 06 F 7/385, 1973.

3. Патент Великобритании N 1402572, кл. G 4 А, 1973.

4. Патент США И 3878986, кл. 235-.175, 1974.

5, Авторское свидетельство СССР

Х 503236, кл. G 06 F 7/385, 1973 (црототип).