Многофункциональный модуль

Авторы патента:

G06F7 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

О Il N C A Н N K <» 700864

ИЗОБРЕТЕНИЯ

Союз Советских

Сощналнстниесинх

Республик (61) Дополнительное к авт. синд-вувЂ” (5))М. Кл. (22) Заявлено 26.06.78 (21) 2633733/18-24

6 06 F 7/00 с присоединением заявки МвЂ” (23) Приоритет

Гооударстоеииый комитет

СССР до делам изобретеиий и открытий

Опубликовано 30.11.79. Бюллетень М 44 (531УДК 681.327, (088;8) Дата опубликования описания 30.11.79 (72) Авторы изобретения

В. Д. Козюминский и В. А. Мищенко (71) Заявитель (54) МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ

Предлагаемое устройство относится к вычислительной технике и радиоэлектронике.

Известен многофункциональный модуль, содержащтп1 элементы И 11).

Недостаток его заключается в невозможности реализации арифметических операций.

- Наиболее близок к изобретению многофункциональный модуль, содержащий элементы И, ИЛИ, первый элемент равнознап1ости, входь1 которого являются входами модуля (2). Кро1О ме того, выход элемента равнозначности соединен с первым входом элемента И.

Недостатком его является низкая надежность.

Цель изобретения вЂ” повышение надежности

15 путем уменьшения числа внешних выводов.

Цель достигается тем, что модуль содержит второй, третий, четвертый и пятый элементы равнозначности; два элемента неравнозначности, причем выходы второго и третьего элементов равнозначности и выход первого элемента неравнозначности являются выходами модуля. Первые входы третьего элемента равнозначности и первого элемента неравнозначности соединены между собой и с первым входом второго элемента неравнозначности и являются входом модуля, а второй вход первого элемента неравнозначности соединен с выходом первого элемента И. Первый вход первого элемента И подключен к выходу четвертого и второму входу третьего элементов равнозначности, а второй вход вЂ” к выходу второго элемента неравнозначности, второй вход которого соединен с выходом пятого и первым входом четвертого элементов равнозначности, а также с первым входом второго элемента И, Второи вход второго элемента И подключен к выходу первого и второму входу четвертого элементов равнозначности, а выход вЂ” к первому входу второго элемента равнозначности, второй вход которого, так же как и входы пятого элемента равнозначности, являются входами модуля.

Схема модуля представлена на чертеже.

Она содержит элементы 1 вЂ” 5 равнозначности, элементы 6 и 7 неравнозначности, элементы

И 8, 9, входы 10 вЂ” 15, выходы 16, 17, 18.

Модуль работает следующим образом, 700864 4

Следовательно, на логическом выходе 16 модуля при управляющих сигналах "0" и "1" реализуются восемь логических функций двух входных переменных Х и У, а на выходах 17

5 и 18 вЂ” сигналы суммы и переноса. При подаче на управляющие входы сигналов Х и Y модуль на выходе 16 реализует остальные восемь функций двух переменных, в этом случае на выхо.дах 17 и 18 так же реализуются некоторые ло.1о гические функции переменных Х, Y u Z.

У предлагаемого устройства на 11 выводов меньше, чем у известного. При этом оно имеет меньшую сложность, определяемую по суммар. ному числу входов логических элементов, вхоts дящих в устройство. Это упрощает изготовление устройства и повышает надежность схемы.

X+Y Р (перенос)

X + Y Р

0 0 0 ХчУ

ХЧУ

0 . 1

X+Y P

0 0

1 0

ХЧУ

Х Y

X+Y P

0 1

1 1

0 1

1 1

0 1

Y 1

X+Y Р

Х,+Y Р

Х Y

Х ° Y

X+Y

УЕЧ YZ

У2Ч YZ

XZv Х2

Х У

YvZ

XvZ

XVZ

XZvXZ

Y 1

Z, 1

Х Y

1 1 о

0 Z

ХУЧХУ Х+ У

XyvXY Х+ Y

На информационные входы 10 и 11 модуля подаются разряды Х и У двоичных чисел, с вы ходов элементов 1 и 2, в зависимости от значе. ния управляющих сигналов 0 и 0 на входах

13 и 14 модуля, снимаются прямые или инверсные значения входных кодов. Элементы 4 и 8 реализуют в зависимости от значения управляющего сигнала 03 на входе 15 модуля логическое произведение или логическую сумму от выходных сигналов элементов 1 и 2, а получаемый сигнал "0" снимается с выхода 16 модуля, Элементы 3 и 5 реализуют на выходе 17 модуля сигнал "0", являющийся сигналом суммы кодов чисел Х и Y с учетом сигнала переноса, подаваемого на вход 12 модуля. Логические элементы

6, 7 и 9 реализуют на выходе 18 модуля сигнал

"0" переноса в следующий разряд.

Таким образом, в зависимости от значения сигналов 0, U и U3 на управляющих входах

13, 14 и 15 модуля, на выходе 16 реализуется логическое произведение или логическая сумм над прямыми или инверсными кодами двоичных чисел Х и У. Одновременно на выходе 17 и выходе 18 модуля реализуются сигналы суммы и переноса над прямыми или инверсными кодами входных чисел, что определяется управляющими сигналами 0 и 0, которые могут принимать. значения "0" или "1". Если же на управляющие входы 13, 14 и 15 в качестве управляющих сигналов подать информационные сигналы Х и Y то модуль дополнительно реали зует на выходах 16, 17 и 18 ряд логических функций. Полные функциональные возможности модуля приведены в таблице. а

Формула изобретения

Многофункциональный модуль, содержащий элементы И, первый элемент равнозначности, входы которого являются входами, модуля, отличающийся тем, что, с целью повышения надежности путем уменьшения числа внешних выводов, он содержит второй, третий, четвертый и пятый элементы равнозначности, два элемента неравнозначности, причем выходы второго и третьего элементов равнозначности и выход первого элемента неравнозначности являются выходами модуля, первые входы третьего элемента равнозначности и первого элемента неравнозначности соединены между собой и с первым входом второго элемента неравнознач35 ности и являются входом модуля, а второй вход первого элемента неравнозначности соединен с выходом первого элемента И, первый вход которого соединен с выходом четвертого и вторым входом третьего элементов равнозначности, 4О а второй вход подключен к выходу второго элемента неравнозначности, второй вход которого соединен с выходом пятого и первым входом четвертого элементов равнозначности, а также с первым входом второго элемента И, второй вход которого соединен с выходом первого и вторым входом четвертого элементов равнозначности, а выход подключен к первому входу второго элемента равнозначности, второй вход которого, также как и входы пятого элемента равнозначности, являются входами модуля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 275524, кл. G 06 F 7/00, 1969.

2. Патент ФРГ У 1774301, кл. G 06 Е 7/50, 1967, 700864

Составитель Е. Пупырев

Техред И.Асталош КоРРектоР E. Папп

Редактор И. Грузова

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 7381/37 Тираж 780 Подписное

ЦНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Похожие патенты:

Процессорный модуль // 700863

Адаптивный пороговый модуль // 700862

Устройство для возведения в квадрат п-разрядных двоичных чисел // 699521

Устройство для вычисления элементарных функций // 697994

Многофункциональный логический модуль // 697993

Множительное устройство // 696453

Последовательный сумматор // 696452

Число-импульсное множительное устройство // 696451

Устройство для сложения в избыточной двоичной системе счисления // 696450

Суммирующее устройство // 696449

Бортовая система регистрации полетных данных // 2101755

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Устройство для ранговой фильтрации структурных сигналов // 2101756

Изобретение относится к вычислительной технике, в частности к специализированным устройствам для обработки массивов информации в реальном масштабе времени, и может быть использовано в автоматизированных системах обработки изображений

Устройство удвоения частоты следования импульсов // 2101856

Изобретение относится к радиотехнике, а именно к измерительной технике, и в частности может быть использовано в технике радиосвязи, например в синтезаторах частоты приемопередающих установок с программной перестройкой рабочей частоты (ППРЧ) в качестве умножителей частоты следования импульсов

Ячейка однородной среды // 2103724

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Датчик случайных чисел с равномерным распределением // 2103725

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Датчик случайных чисел с равномерным распределением повышенной точности // 2103726

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Генератор случайных чисел // 2106684

Изобретение относится к специализированным средствам вычислительной техники и предназначено для использования в стохастических вычислительных устройствах

Генератор равномерно распределенных случайных импульсов // 2107941

Изобретение относится к вычислительной технике и может быть использовано в вычислительных и моделирующих устройствах, использующих вероятностные принципы представления и обработки информации

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова