Преобразователь напряжения в код
о и и-6 л-и-"
ИЗОБРЕТЕ Й ИЯ
Союз Советских
Социалистических
Республик (» 71) 677 (61) Дополнительное к авт. санд-ву (22) Заявлено 10.10.77 (21) 2530805/18-21 (5ЦМ. Кл .
Н 03 К 13/17 с присоединением заявки И—
Гоаударствакеый камктет
СССР па лелем нзооретеинй и открытий (53) MK 681 325 (088.8) (23) Приоритет
Опубликовано 25.01.80. Бюллетень % 3
Дата опубликования описания 30.01.80 (72) Автор изобпетения
В. М. Розенгауз (7l) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД
Изобретение относится к вычислительной и контрольно-измерительной технике и предназначено для использования в системах обработки информации повышенной надежности.
Известен преобразователь напряжения в код (11, содержащий логическое устройство, сравнивающее устройство, регистр, в котором используются дополнительные контрольные разряды, обеспечивающие изменение полученного в процессе преобразования компенсирующего напряжения, уменьшенное и увеличенное компенсирующее напряжение сравнивается со входным, по результатам сравнения логическое устройство формирует сигнал исправности.
Недостатком устройства является низкая полнота контроля.
Известен преобразователь напряжения в код (2}, содержащий последовательно соединенные регистр, узел разрядных переключателей и резистивную матрицу, логическое устройство, с выхода которого снимается сигнал ис-. правности, а выходы подсоединены соответственно к выходу сравнивающего устройства и выходам устройства управления, входная шина устройства управления подсоединена через буферный усилитель к одному из входов сравнивающего устройства, ко второму входу которого.подсоединены выход резистивной матрицы, выходные шины устройства управления подсоединены к соответствующим выходам регистра, вход которого соединен с выходом устройства управления.
Недостатком устройства является низкая полнота проводимого контроля. Целью изобретения является увеличение полноты контроля устройства. Это достигается тем, что в преобразователь напряжения в код, содержащий буферный усилитель, сравнивающее устройство, резистивную матрицу, узел разрядных переключателей, регистр выходного кода, устройство управления, логическое устройство, введены два переключателя, выходные узлы первого (старшего) и второго разрядов резистивной матрицы, выполненной но .согласованной схеме R — 2R, подсоединены к соответствующим входным шинам первого переключателя, выход которого соединен со вторым входом сравнивающего устройства, первый управляющий вы3 71167 ход устройства управления подсоединен к управляющим входам первого н второго переключателей и регистра выходного кода, выполненного в виде сдвигового .регистра, к выходам которого, начиная со второго, подсоединены выходные шины преобразователя, а второй управляющий выход устройства управления соединен со вторым управляющим входом второго переключателя, входы которого соединены с шинами источников положительного и Структурная электрическая схема устройства приведена на чертеже. Преобразователь содержит устройство 1 управления, регистр 2 выходного кода, выполненный в виде регистра сдвига емкостью в и + 1 разрядов (n — число разрядов выходного кода), узел 3 разрядных переключателей, содержащий п + 1 разрядных переключателей, резистивную матрицу 4, содержащую n + 1 разрядов, выполненную по согласованной схеме R — 2R, переключатель 5, сравнивающее устройство 6, буферный усилитель 7, переключатель 8, логическое устройство 9. 25 Процесс формирования выходного кода осуществляется в соответствии с алгоритмом поразрядного уравновешивания. При этом первый и второй переключатели 8 и 5 находятся в исходном состоянии, обеспечивая подачу на вто- 30 рой вход сравнивающего устройства 6 компенсирующего напряжения 0 „„ первого выходного узла резистивной матрицы 4, а на второй вход — кодируемого напряжения Ох. После окончания п-го такта уравновешивания в регист-> ре 2 содержится и-разрядный код входного сигнала О> . Указанный код представлен на первых выходах регистра 2. Контрольная операция состоит из двух контрольных тактов. В первом контрольном 40 такте импульс, формируемый на втором управляющем выходе устройства 1, производит сдвиг кода, содержащегося в регистре 2, вправо на один разряд. Этим же сигналом осуществляется переключение первого переключателя 5, обеспе- 4 чивающего подключение второго выходного узла резистивной матрицы 4 ко второму входу сравнивающего устройства 6, и переключение второго переключателя 8 во второе положение. При этом на выход переключателя 8 передает.ся положительное напряжение допуска U, а на выходе буферного усилителя 7 формируется контрольное напряжение U = U + 0,<, К1 При исправной работе йреобраэователя сдвиг кода, содержащегося в регистре 2, на один раэ- 55 ряд вправо и одновременное переключение второго входа сравнивающего устройства 6 с первого выходного узла реэистивной матрицы 4 во второй не приводит к изменению величины ком I ПЕНсиРУюшего сигнала (комп 1) поскольку сдвиг кода вправо снижает значение сигнала s первом выходном узле реэистивной матрицы 4 в два раза, а перемещение из первого выходного узла согласованной резистивной матрицы 4 R-2R во второй восстанавливает прежний уровень компенсирующегб сигнала. Таким образом, если .при формировании кода N было обеспечено уравновешивание входного сигнала U„, компенсирующим 0 „1 и в преобразователе отсутствовали отказы, не ведущие к нарушению процесса уравновешивания, то и в контрольных тактах уравновешивание будет обеспечено. Допусковый контроль сигналов U u U осуществляется сравнивающим К > комп.2 устройством 6. Увеличение кодируемого сигнала О, на значение допуска + U обеспечивает выполнение условия О„ К поэтому с выхода сравнивающего устройства в логическое устройство 9 передается сигнал Z1 =0. Во втором контрольном такте импульс, формируемый на втором управляющем выходе устройства 1, осуществляет. переключение второго переключателя 8 в третье положение, при этом на выход переключателя передается отрицательное напряжение допуска-О, а на выходе буферного усилителя 7 формируется контрольное напряжение U = Ux — 0 . При К исправной работе преобразователя изменение входного сигнала Ох на величину — 0 вы. зывает переключение выходного сигнала сравнивающего устройства 6: Z, = 1. Последовательность выходных сигналов сравнивающего устройства 6 запоминается логическим устройством 9, формирующим выходной сигнал исправносп Y = z, Таким образом, сигнал исправности Y = 1 формируется только при условии, что z, = 0 и z, = 1. Если при формировании кода N уравновешивание не было обеспечено, то логи ческим устройством 9 будет сформирован сигнал неисправности Y = О. Если при формировании кода уравновешивание было достигнуто, но выходной код изза отказов узлов устройства сформирован неправильно, то смена в контрольном такте весовых коэффициентов разрядов кода, содержащегося в регистре 2, нарушит условие уравновешивания. Полученный сигнал исправности преобразователя Y = 1 может быть использован как разрешающий считывание выходного кода, а сигнал неисправности Y = 0 используется для отключения неисправного устройства и включения резерва. Выходные шины преобразователя подключены к выходам регистра 3, начиная со второго, что обусловлено сдвигом 1677 б чателя, выходные узлы первого (старшего) и второго разрядов резистивной матрицы, выполненной ло согласованной схеме 8 2R, подсоединены к соответствующим входам первого переключателя, выход которого соединен со вторым входом сравнивающего устройства, первый управляющий выход устройства управления подсоединен к управляющим входам первого и второго переключателей и регистра выходного кода, выполненного в виде сдвигового регистра, к выходам которого, начиная со второго, подсоединены выходные шины преобразователя, а второй управляющий выход устройства управления соецниен со вторым управляющим входом второго переключателя, входы которого соединены с шинами источников положительного и отрицательного напряжения, а выход соединен со вторым входом буферного усилителя. М Преобразователь напряжения в код, содержащий последовательно соединенные регистр выходного кода, узел разрядных переключателей и резистивную матрицу, в состав которых входит по одному. дополнительному раз- 15 ряду, сравнивающее устройство, к первому входу которого через буферный усилитель подсоединена входная шина устройства, а выход которого подсоединен ко входу устройства управления, первый выход которого соединен:. 2р со входом регистра выходного кода, и к первому входу логического устройства, ко второму и третьему входам которого подсоединены соответственно первый и второй управляющие выходы устройства управления, р т л и ч а- 25 ю шийся тем, что, с целью увеличений полноты контроля в него введены два переклю-1 HHHHllH Заказ 9026!42 Тираж 995 Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 5 7! выходного кода в процессе проведения контрольной операции. В устройстве осуществляется выявление катастрофических и параметрических отказов, как приводящих к нарушению уравыовешения, так и не приводящих к икому нарушению. Формула изобретения Источники информации, принятые во внимание.при экспертизе 1. Авторское свидетельство СССР NÐ 482888, кл, Н 03 К 13/17, 1975. 2. Гитис И. 3, Преобразователи информации для электронных цифровых вычислительных устройств. М., "Энергия", 1970, с. 350 — 352 (прототип) .
