Программно-логический регулятор

 

Союз Советскнк

Социалистических

Республик

ОП ИГРАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ (61) Дополнительное к авт. спид-ву

Кл.

5 В 19/18

5 В 23/02 (22) Заявлено 01.04.77(21) 2468632/18 24 с присоединением заявки М (23) П риоритет—

Опубликовано05.02.80. Бюллетень М 5

К 621.396

088. 8) Дата опубликования описания 10.02.80

Н. М. Голубев, B. A. Сечкин., В. C. Чидсон,и И. В. Яковлев (72) Авторы изобретения (7l) Заявитель (54) ПРОГРАММНО-ЛОГИЧЕСКИЙ РЕГУЛЯТОР

Изобретение относится к автоматическим системам регулирования и управления работой оборудования.

Известен программно погический регулятор, воспринимающий информацию от

S двухпозиционных датчиков и формирующий на основе анализа этой информации управляющие сигналы для исполнительных механизмов (lj. В состав регулятора в качестве основных блоков входят: блок памяти программ, блок ввода информации и блок вывода управляющих сигналов.

Блоки ввода и вывода содержат устройства преобразования и коммутации сигналов.

Наиболее близким по технической сущности к предложенному изобретению являетса программно-логический регулятор, который содержит генератор тактовых импульсов, блок памяти программ, состоящий из счетчика команд, запоминающего блока, регистра команд и блока команд условного перехода, логический операционный блок, а также блоки ввода н вывоl1R информации, состоящие каждый из

2 входного (выходного) коммутатора и блоков согласования и нормирования входных и выходных сигналов соответственно f2). Генератор тактовых импульсов подключен к синхронизируюшим входам счетчика команд и других блоков, входящих в устройство. Счетчик команд подключен к запоминающему устройству, выход которого подключен к регистру команд. Регистр команд в свою очередь подключен к входному коммутатору, выходному коммутатору, логическому операционному блоку и к червому входу уст-. ройства команд условного перехода.. Входной коммутатор по входу соединен с устройством согласования и нормирования блока ввода информации, а по выходу с логическим операционным блоком. Выходной коммутатор соединен с устройством согласования и нормирования блока вывода информации. Выход логического операционного блока подключен к информационному входу устройства. согласования и нормирования блока вывода информ714 3", ции и ко второму входу устройства команд условного перехода, выход которого подключен к счетчику команд блока памяти программ.

Недостатком известного регулятора является низкое быстродействие и большой объем запоминающего устройства.

Бель изобретения — повышение быстродействия программно-логического регулятора и снижение требуемого объема памяти запоминающего устройства.

Поставленная цель достигается тем, что программно-логический регулятор, содержаший последовательно соединенные генератор тактовых импульсов, счетчик команд, запоминающий блок, регистр команд и блок зацания команд, выход которого подключен ко второму входу счетчика команд, а второй вход — к выходу . логического операционного блока и к первому входу выходного блока согласования и. нормирования сигналов, соединенного вторым входом через выходной коммутатор со вторым выходом регистра команд и с первым входом входного коммутатора, второй вход которого подключен к выходу входного блока согласования и нормирования сигналов, а третий выход регистра команд подключен к первому входу логического операционного блока, содержит блок свертки информации, первый вход которого подключен к выходу входного коммутатора, выходко второму входу логического операционного блока, а второй и третий входы к четвертому и пятому выходам регистра команд соответственно, а также тем, что блок свертки информации содержит последовательно соединенные группу элементов ИЛИ-исключаюи1ее, группу элементов ИЛИ и элемент И, выход которого подключен к выходу блока, а вторые входы элементов ИЛИ, первые, а также вторые входы элементов ИЛИ исключающее соединены с третьим, вторым и первым входами блока соответственно.

На фиг. 1 изображена блок-схема программно-логического регулятора, а на фиг. 2 - схема блока свертки.

Программно-логический регулятор включает в себя генератор тактовых импульсов 1, счетчик команд 2, запоминающий блок 3, регистр команд 4, блок задания команд 5, входной коммутатор 6, входной блок согласования и нормирования сигналов 7, блок свертки информации 8, логический операцион4 ный блок О, выходной коммутатор 10, выходной блок согласования и нормирования сигналов 1 1 z элементы ИЛИисключающем 12, эпеменгь, ИЛИ 13 и

Программно погический регулятор работает следующим образом. Генератор

1 вырабатывает последовательность импульсных сигналов, синхронизируюших !

О работу блоков программно логического регулятора. В счетчике 2 формируется номер очередной команды, подлежащей выполнению. Команда с укаэанным номером извлекается из блока 3 и код ее

15 посгупает на регистр 4. Код команд содержит операционную адресную части, первую дополнительную группу разрядов и вторую дополнительную группу разря- дов. Код операции с регистра 4 посту20 пает в блок 9, а код адреса - на коммутаторы 6 и 10, Если команда, извлекаемая иэ блока

3, является командой ввода, то коммута25 тор 6 подключает к блоку 8 ту группу датчиков, номер которой указан в адресной части команды. Одновременно на второй вход блока 8 подается содержимое первое группы дополнительных разрядов

30 кода команды, а на третий вход — содержимое второй группы дополнительных разрядов кода команды. В результате на выходе блока 8 появляется либо сигнал логическая 1", если комбинация входных сигналов совпадает с заданной, ли35 бо сигнал логический G в противном

Ю У случае.

При выполнении условия формирования выходного управляющего сигнала в блоке

9 генерируется управляюший сигнал, который поступает на исполнительный механизм через блок 1 1.

Введение нового элемента — блока свертки информации позволяет повысить время быстродействия программно-логи45 ческого регулятора

Формула изобретения

$0

1. Программно-логический регулятор, содержащий последовательно соединенные генератор тактовых импульсов, счетчик команц, запоминаюший блок, регистр ко55 манд и блок задания команд выход которого подключен ко второму входу счетчика команд, а второй вход - к выходу логического операционного блока и к первому входу вы.ходного блока согласования и нормиро714857

ЛОЛ/ .

Й НИЯЗ ФИ

0m «@чиуталтора 4

Ши ,уулр

ИНВЕРЛ и и ив исиг

ЦНИИ ПИ Заказ 9286/44 Тираж 956, Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ванин сигналов, соединенното вторым входом через выходной коммутатор со вторым выходом регистра команд- и с первым входом входного коммутатора, второй вход которого подключен к выходу входного блока согласования и нормирования сигналов, а третий выход регистра команд подключен к первому входу логического операционного блока, о т— л и ч а ю ш и и с я тем, что, с целью повышения быстродействия и упрощения устройства, оно содержит блок свертки информации, первый вход которого тюдключен к выходу входного коммутатора, выход — ко второму входу логического операционного блока, а второй и третий входы к четвертому и пятому выходам регистра команд соответственно.

2. Программно-логический регулятор, отли чаюшнйсятем,чтоблок свертки информации содержит последовательно соединенные группу элементов

ИЛИ-исключающее, группу элементов ИЛИ н элемент И, выход которого подключен к вьсходу блока, а вторые входы элементов ИЛИ, первые, а также вторые входы элементов ИЛИ-исключающее соединены

10 с третьим, вторым и первым входами блока соответственно.

Источники информации, принятые во внимание при экспертизе

iS 1. Патент ФРГ ¹ 2021187, кл. 405 В 19/02, 1970.

2. Патент США ¹ 3832696, кл. 340-172.5, 1975 (прототип).

Р PnmvurroE