Статистический анализатор

 

33@ °

5gI теH t -

ОП И С АНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Реслублик

714412

К АВТОРСКОМУ СВИД1!ТЙЛЬСТВУ (61) Дополнительное к авт . свид-ву— (22) ЗаЯвлено 12.10.,77 (21) 25345 15/18-24 51 М („г

G 06 F 15/36 с присоединением заявки ¹вЂ” (23) Приоритет—

1 осударствеиный комитет

СССР по дедам изобретений и открытий

Опубликовано 0502.80. Бюллетень ¹ 5

Дата опубликования описания 10 . 02 . 80 (53) УД1(681. 3 (088, 8) В. И. Жулев, Г. М. Зотов, В, И. Коньков, Г. A. Садовский и A. В. Холодков (72) Авторы изобретения

4 (71) Заявитель

Рязанский радиотехнический институт (54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР

Изобретение относится к устройст.вам статистического анализа и может быть использовано для определения ве-, роятностных характеристик экстремумов при комплексном испытании новой техники, в частности, при исследовании распределения нагрузки в различнйх узлах машин и механизмов, в системе информационно-измерительных комплексов, автоконтроля, .вычислительной техники.

Известно устройство статистического анализа, содержащее аналого-цифровой преобразователь, блок выделения экстремумов, запоминающий регистр, 15 дифференцирующий блок, триггер, элемент И, дешифратор, многоканальный регистратор (1) .

-Наиболее близким техническим решением к предложенному является статис-20 тический анализатор (2), содержащий аналого-цифровой преобразователь, промежуточный регистр памяти, схему сравнения кодов для сравнения зйа= чений соседних выборок, триггер, схе-25 му сортировки, регистр.

Недостатком названных устройств является их ограниченные, функциональ ные возможности, а именно: невозможность определения параллельно стати= ЗО стических характеристик нескольких проце ссов.

Целью изобретения является расширение функциональных возможностей анализатора за счет параллельного определения статистических характеристик нескольких процессов.

Эта цель достигается тем, что в статистический анализатор, содержащий элемент И, три rrep, формирователь, многоканальный регистратор, синхронизатор, первый выход которого подключен к тактовому входу аналого-цифрового преобразователя, выход которого через блок регистров сдвига подключен к входу многоканального регистратора и к первому входу схемы сравнения, второй вход которой подключен к выходу аналого-цифровorо преобразователя, тактовый вход блока регистров сдвига соединен с вторым входом синхронизатора, введены коммутатор, распределитель и каналы по числу исследуемых процессов, при этом каждый канал содержит два элемента И, выходы которых подключены к соответствующим Входам триггера своего канала, выходы триггера каждого канала через соответствующий формирователь своего кан ал а под ключе ны к со от ве т ст вующе му

714 4 12 входу MHoTQKBHального регйстра,= первые входы элементов И каждого -канала объединены. и подключены к соответст"вующему выходу первой группй вйходов ра" пределителя, вторые входы первых элементов И всех каналов объединены и подключены к первому выходу схемы сравнения, второй выход которой" под "ключен= к вторйм входам вторйх элементов И каждого канала, тактирующий вход распределителя подключен к первому выходу синхронизатора, а вторая группа выходов распределителя подключена к первой группе входов коммутатора, вторая группа входов которого является соответствующими входами анализатора, выход коммутатора соеди- 15 нен с информационным входом аналогоцифрового преобразователя °

Структурная схема анализатора приведена на чертеже.

Устройство содержит коммутатор 1, 2Î распределитель 2, аналого-цифровой преобразователь 3, синхронизатор 4, блок 5 регистров сдвига (оперативной памяти), схему б сравнения (кодов), элементы 7„,...7„„, 8д,...8 И, триг= 25 геРы 9,...9 „ формирователи 10о,...

10>, многокайальный регистратор 11.

Выход коммутатора 1 соединен со входом аналого-цифрового преобразова.теля (АЦН) 3, кодовые выходы которого Зо присоединены к блоку 5 регистров сдвига и к одному из входов схемы .сравнения кодов 6. Выход блока 5 подключен ко входу многоканального регистратора 11 и ко второму входу схемы б срав 5 нения кодов. Выход синхронизатора 4 соединен с тактовым входом блока 5, а другой выход синхронизатора подклю чен- к тактовоь входу АЦП и распределителя 2, одни выходы которого присоедййены ко входам управления коммута-4О тора 1 другие выходы С6едине . ы с одними из входов объединенных попарно элементов 7 и 8 И, а другие входы элементов 7 и 8 И йрисоединены K соответствующим выходам схемы сравнения45 кодов. Выходы пар элементов 7 и 8 И соединены с установочными входами триггеров 9, выходы которых через

: формирователи 10 подключены к управ-! ляющим входам многокайальногo регист-5р ратора 11. ,работа анализатора Осуществляется следующим образом. Набор исследуемых реализаций Х (t), Х (1),. ;., Х„. (t)...

X>pt) поступает через коммУтатоР 1 в очередности, задаваемой распределителем 2, на аналого-цифровой преобразователь 3, где преобразуется-в гга- раллельный код. Частота выборок задается синхронизатором 4 в- соответст-вии с частотными характеристиками 60, исследуемых сигналов. Кроме того, сйнхронизатор осуществляет тактирование распределителя в моменты выбор. ки, а также запись и сдвиг слов в блок 5. 65 . м -.. - .=с-.

Принцип выделения моментов появ- ления и измерения значений экстремумов в статистическом анализаторе заключается в следующем.

После каждого преобразования значейия кодов с АЦП 3 записываютоя в блбК регистров сдвига 5 оперативной памяти. Число ячеек памяти соответствует числу исследуемых процессов.

Следовательно, на выходах АЦП 3 и блока 5 будут выдаваться коды соседних выборок одного и того же процесса, е Х.1 (С) и Х;, (t), где 1, (— соотв етст вуюшие йомера процесса и выборки. Значения кодов Х (t) и

1:)

Х (t) одновременно подаются на схему сравнения (СС) 6. Если X . (t)>

>Х . (t () (значения последующих выj1 борок процесса превьп11ают значения предыдущих), т. е. значение реализ ации возрастает, то схема б по шине ) .ведает сигналы логической единицы, а по шине, (— логического нуля. Если Х1 (t) < Х.д q (t), т. е. когда значение исследуемой реализации, уменьшается, по шине (схема б сравнения видает сйгйалы логической единицы, а по шине > — логического нуля.

По шине 7 сигналы схемы б сравнения поступают на элементы 7

7ш, а по шине (— на 8д,...8д,.

Элементы И объединены попарно по числу процессов. Опрос пар элементов И производится импульсами распределителя в моменты времени, определяемые синхронизатором для каждого процесса но сдвинутым относительно начала выборки на время, необходимое для окончания работы АЦП.

В Завиоимости от сОстояния элеМеитов 7 и 8 И меняется и состояние триггера 9„, установочные входы которого соедине ны с выходами элементов И. При монотонном изменении сигнала схема б выдает управляющий потенциал по одной из шин, пропуская через соответствующий элемент И последовательность импульсов опроса, первЫм из которых осуществляется смена состояния триггера, причем моменты смены состояний соответствуют максимуму или минимуму подключенного процесса. В эти момен ты формирователи 10 вырабатывают сигналы записи значения экстремума максимума или минимума соответствующего процесса в регистратор 11. Анализ заканчивается после того, как синхронизатор вырабатывает необходимое число интервалов, в результате в многоканальном регистраторе накапливается информация о плотности распределения ми нимальных (ма кс имал ь нйх ) з на че ни и всех исследуемых пропессов.

Таким образом, предложенный ана-, лиз атор позволя ет определят ь Ау нкции распределения экстремумоВ нескольких

714412

Формула изобретения

ЦНИИПИ Заказ 9290/47

Тираж 751 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная,4

1 ,процессов параллельно, непосредственно в темпе поступления входной информации.

Статистический анализатор, содержащий элементы И, триггер, формиро-. ватель, многоканальный регистратор, синхронизатор, первый вчход которого подключен к тактовому входу аналогоцифрового преобразователя, выход которого через блок регистров сдвига подключен к входу многоканального регистратора и к первому входу схеж сравнения, второй вход которой под-. ключен к выходу аналого-цифрового: преобразователя, тактовый вход блока регистров сдвига соединен со вторьмвходом синхронизатора, о т л и ч аю шийся тем, что, с целью рас- . ширения функциональных возможностей анализатора за счет параллельного определения статистических характеристик нескольких процессов, он содержит коммутатор, распределитель и канаМи по числу исследуемых процессов, при этом каждый канал содержит два элемента И, выходы которых подключены, к соответствующим входам триггера своего канала, выходы триггера каж дого канала через соответствующий формирователь своего канала подключе- ны к соответствующему входу многоканального регистратора, первые входы

5 элементов И каждого канала объединены и подключены к соответствующему выходу первой группы выходов распределителя, вторые входы первых элементов И всех каналов объединены и подключены к первому выходу схема сравнения, второй выход которой подключен ко вторым входам вторых элементов И каждого канала, тактирующий вход распределителя подключен к первому выходу синхронизатора, а вторая группа выходов распределителя подключена к первой группе входов коммутатора, вторая группа входов которого является соответствующими входами анализатора, выход коммутатора

20 соединен с информационным входом аналого-цифрового преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

25 Р 484526, кл. G 06 G 5/00, 1973.

2 ° Авторское свидетельство СССР

Р 506869, кл. G 06 F 15/36, 1974 (прототип).