Анализатор кодов

 

сесокузная.

Сеиез Севетскик

Сециелистическик

Республик

О2 7О3828 (á1) Дополнительное к авт. саид-ву— (51)М. Кл 2

G 06 F 15/36 (22) Заявлено 060477 (21) 2473921/18-24 с присоединением заявки М

ГосударствеииыИ коуБитет

СССР по делам иэобретеииИ и открытиИ (23) Приоритет— (53) УДК 681. 3 (088 ° 8) ОЛУБЛНЛОЕЕНО 152279 Бюллетень ИЕ ЛЕ

Дата опубликования описания 203.?.79 (72) Авторы изобретения

Ф. Г. Гордон, 14. Я. Вертлиб и Н. С. -Старова (71) Заявитель (54) АНАЛИЗАТОР КОДОВ

Изобретение предназначено для ис-. следования псевдослучайных кодов (кодовых комбинаций) с целью автоматического определения кодового расстояния и может быть использовано, напри- мер, при выборе помехоэаг ищенных кодов для передачи данных,.

Известен анализатор кодов (1), в котором расстояния между любой парой двоичных слов определяется с помощью операции сложения по модулю два.

Наиболее близким по техническому решению является анализатор кодов, содержащий сумматор по модулю два, входы которого соединены с первыми 15 выходами первого и второго датчиков кодов, первый вход второго датчика объединен со входом первoro датчика и подключен к первому выходу блока управления, датчик интервалов иэмере- 20 ний, выход которого соединен с:.первым входом блока регистрации (21 °

Недостатком известных анализаторов является длительное время измерений, а также то, что онн не обеспечивают анализ кодов кратного и некратного периодов, Целью изобретения является сокращение времени анализа и расширение функциональных возможностей за счет 30 анализа кодов кратного и некратного периодов ° этой целью в предлагаемый анализатор кодов введены два дешифратора, ключ и переключатель режимов работы, при этом второй выход первого датчика кодов подключен к первому входу первого дешифратора, второй вход которого соединен с выходом датчика ин-. тервалов измерений, выход первого дешифратора подключен к первым входам блока управления и второго дешифратора, второй вход которого соединен со вторым выходом второго датчика кодов, выход второго дешифратора подключен ко второму входу блока управления, второй выход которого соединен с первым вхбдом ключа, второй вход которого подключен к выходу сумматора по модулю два, выход ключа соединен со вторым входом блока регистрации, второй вход второго датчика кодов подключен к третьему выходу блока управления, третий вход которого соединен с переключателем режимов работы, а четвертый вход блока управления является управляющим входом анализатора кодовт кроме того, блок управления содержит два 3 -К-триггера, элемент

И, и элемент НЕ, при этом вход элеГ

703828 4 . t

I мента НЕ объединен с Д-входом перво- этом режиме элемент И 13 закрыт сигго триггера и является четвертым вхо- налом от переключателя 14, дом блока управления, выход элемента При поступлении сигнала пуск .НЕ подключен к B-входам первого и вто- через элемент НЕ 10 формируется сигрого триггеров, К-.входы которых объ- нал сброс : (передним фронтом сигединены и являются t втоРим входом 5 нала пуск ), которым оба триггера блока управления, выход первого триг- 11 и 12 устанавливаются в исходное гера соединен с.«J-входом второго триг- состояние. Задним фронтом сигнала

repa и является первым выходом блока, пуск, срабатывает триггер 11, коуйравления, виход второго триггера торый осуществляет запись 1 в оба . " подключен к первому входу элемента и, jo «да«тчика кодов 1 и 2 . при совпадении .второй и третий входы которого являют- един«иц« во всех разрядах датчиков 1 и ся соответственно первым и третьим ..... 2 с импульсом датчика интервалов из. вхо@ами блока управления, а выход эле-.; меРений 5 Формируется сигнал начала мента И является третьим выходом бло, цикла измерений на выходе второго Ка" у«вправления. дешифратора 4, который опрокидывает алов-сХема анализатора кодов пред- первый триггер ll, прекращая запись ставлена на чертеже.,-,„, : 1 в датчики кодов 1 и 2. От тригАнаМЙЗатор содержит первый датчик : . repa 11 срабатывает триггер 12, от кодов 1, второй датчик кодор 2, пер--,. крывающий ключ 8, разрешая прохождевый и второй дешифраторы 3, 4, датчик .,ние импульсов несовпадения через ключ интервалов измерений 5, сумматор по О, 8 tta РегистоиРующее устройство 9 (то модулю два 6, блок 7 уйравления, ключ ::,,есть начинается цикл измерений), При

8, блок 9 Регистрации, элемент IfE 10, йоступлений второго импульса полного триггеры 11, 12, элемент" Й 13, пере цикла изм«еренйй со второго дешифрато" ключатель режимов работы 14. .. " pa 4 (то есть прн совпадении комби25 "нации единиц в обоих датчиках с имНы одь первого и второГо Датчиков :" пульсом датчика "интервалов иЗмерений) код«ов 1 и 2 ч«ерез последовател«ьйо«со опРОКиуЖВаЕтсЯ ВтОРой триггер 12 и единенные сумматор по модулю два 6 и ИЗМЕРЕНИЯ ПРЕКРашаЮтСЯ,,ключ 8 соединены со входом блока ре- ... Анализ кодов кратнбго периода осугистрации 9, второй вход которого 30" ествляется следующим образом. В этом соединен с датчиком интервалов измере« Рейиьй эдеме«нт И 13 открыт переключа . ний 5 второй выход первого датчика ..., .телем 14« «, -" . кодов 1 через первый дешифратор 3 со- . При поступлении сигнала пуск 1 единен со "входом второго дешифра«абра - . вначале аналогично режиму анализа ко-.

4 и через элемент И 13 - с входом: 35 дов некРатного периода осуществляется второго датчика кодов 2, выход вто- сброс, обоих триггеров, затем за рого датчика .кодов 2 через второй де-: пнсь 1 в оба датчика кодов l и 2

Шифратор 4 соединен с К -sxopaMH обо- (при срабатывании первого триггера Мх триггеров 11 и 12, R-входы которых 11) > затем Формирование первого имчерез элемент НЕ 10 соединены со Эхо 4О« .пу«льежа пОлйогб цикла измеренйй (дешифдом пуск и с Э-входом первого, Ратора 4); по кбторому отКрывается триггера 11„ восход первого тр«йгге«ра ключ 8. Цйкл измерений начинается.

11 соединен со входами обоих датчиков При совПЪдении единиц во всех разря:. кодов 1 и 2; а через втброй тфйгФер " дах йервого датчика кодов 1 с импуль12 — co входами ключа 8 и элемента И jg сом датчика интервалов измерений 5

13, вход которого соединен с пере- ; . Формирубтся a ïåpçîì дешифраторе 3 к«а кодов, который через открытый элеАнализатор кодов может Работать в ", Мент И 13 по«ступает на датчик кодов ре® å нализа кодов кратного и не- 50 2, осу«ществля«я запрет продвижения кокРатного периодов. участки псевдослу-... Воз в датчике« кодов 2 на один такт. чайных последовательностей„ количест цикл измерений продолжаешься. при по«, во разрядов которых определяется дли :. . тупленйй следующих сигналов частноной и мерительного интервала (датчи» : ro цикла:через элемент, И 13 осущестgoM измерительных интервалов),"««йре«д влйбт«ся Иоследовательный запрет проставляет собой разрядные кодовые .. дййгающих тактов -до поступления сНгслова, на которьж опреДЫМЬтс«я «ко«до ": нала" полного" цикла дешифратоРа 4 (соввые расстояния. Регистрирую @ее уст-: : паде«Нйя едййиц во всех разрядах обо "ройатво "п«редставляет собой Ьовокуп«-, нх дaтчикaв кодов с импульсом датчи- aOCTb СЧЕТЧИКОВ ОПРа«ШИВаЖ4йХ «Кайфй " Ка И«НтЕРВаЛОВ,ИЗМЕрЕНИй) . СИГНаЛОМ ,интервалом датчика измерительных ин- 60 полного цикла со второго дешифратора тервалов, то есть интервалов, на ко- 4 опрокидывается второй триггер 12, " opbtx запоминаются кодовые расстоя- закрывая ключ 8 и элемент и 13, и ния. прекращая цикл измерений.

Анализ кодов некратного периода Повторный цикл анализа обеспечиваосуществляется следующим образом. B 65 ется сигналом пуск .

" 703828

5 б

Технико-экономический эффект состо- два, выход ключа соединен со вторым ит в сокращении времени анализа и ав- входом блока регистрации, второй томатизации процесса измерений. вход второго датчика кодов подключен к третьему выходу блока управления, Формула изобретения . третий вход которого соединен с пе1

5 реключателем режимов работы и четАнализатор койов, содержащий вертый вход блока управлеиия являетI сумматор по модулю два, входы которо- ся управляющим входом анализатора ко-го соединены с первыми выходами пер- . дов. .рого и второго датчиков кодов, пер- ..:.:,. 2, Анализатор кодов по и. 1, о твый вход второго датчика кодов объ- л и ч а ю шийся тем, что блок ед нен со входом первого датчика и управления содержит два J -К-триггеи !

О подключен к первому выходу блока "уП- . ра, элемент И и элемент НЕ, при этом равления, датчик интервалов измере- вход элемента НЕ объеДИнен со «4 -sxo. ний, выход которого соединен с пер- дом первого триггйра и .является четвым входом блока регистрации, О т " " вертым входбм блока уПравления, выл и ч а ю щ и й-с я тем, что, с це- 5 ход элемента НЕ подключен к R-входам лью сокращения времени анализа и рас- первого и второго триггеров, К-входы ширения функциональных возможностей которых объединены и являются вторым, за счет анализа кодов кратнбго и не- входом блока управления, выход перкратного периодов, в анализатор вве- . вого триггера соединен с 7 -входом .дены два дешифратора, ключ и переклю- 20 второго триггера и является первым чатель режимов работы, при этом вто- -"- - выходом блока управления, вйход второй выход первого датчика кодов под- рого триггера подключен к первому вхоключен к йервому входу первого де= " : ду элемента И, второй и третий входы шифратора, второй вход которого сое-- : которого являются соответственно динен с вйходом- датчика .интервалов : 25 первым и третьим входамй блока управиэмерений, выход первого дешифратора ления, а выход элемента И является подключен к первым входам блока уП- :: третьим выходом блока управления. равления и второго дешифратора, вто- :,:, Источники информации,. рой вход которого соединен со вторый принятые во внимание при экспертизе выходОм второго датчика кодов, Выход 3Q 1. Авторское свидетельство .второго дешифратора подключен ко вто- Р 416688, кл. G 06 F 7/02, 1970.

:рому входу блока управленйя, второй,: . 2. Корн Г. A-. Моделирование слувыход KoToporo соединен с первым вхо- чайных процессов на аналоговых и ана.дом ключа, второй вход которого йод- лого-цифровых машинах, Мир, 1968, ключен к выходу сумматора по модулю 35 с. 241-245.

Подписное

Тираж 780

ЦНИИПИ Заказ 7775/43

Филиал ППП Патент, г, ужгород, ул. Проектная, 4 !

Анализатор кодов Анализатор кодов Анализатор кодов 

 

Похожие патенты:

Изобретение относится к области цифровой обработки сигналов и может найти применение в устройствах цифровой фильтрации, в перспективных разработках больших и сверхбольших интегральных микросхем
Наверх