Устройство для проверки логических схем

 

(72) Авторы изобретения

B. П. Тюпин и В. А. Громаковский (71) Заявитель (S4) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ

ЛОГИЧЕСКИХ СХЕМ

Предлагаемое устройство относится к контрольно-измерительной технике и может быть использовано в устройствах .проверки логических ячеек вычислительных машин.

Известны устройства, в которых в качестве коммутационных элементов использовалн тумблера,,: реле (1) и т.п., а также устройства, в которых коммутация входов н выходов осуществляется по заданной программе f 23.

Общимнедостаткомустройств (1) и fg) является сложность узла коммутации, Наиболее близким по технической сущности к данному изобретению является

/5 устройство ans проверки логических схем, содержащее первый и второй блоки формирователей, одна группа выходов которых соединена с соответствующими входами проверяемого обьекта, а другая — с соответствующими входами эталонногообьекта, первый и второй блоки сравнения и блок управления, первый выход которого подкпючен к входу генератора псевдослучайного кода (3).

Недостатком устройства является его низкая надежность, вытекающая нз слож.ности узла коммутации.

Целью изобретения является надежность устройства.

Указанная цель достигается тем, что оно содержит первый и второй блоки логики, первый и второй блоки триггеров, первый вход первого блока триггеров соединен со вторым выходом блока управ-

7 ления и с первым входом второго блока триггеров,,второй вход первого блока триггеров соединен с третьим выходом блока управления и со вторым входом второго блока триггеров, третий вход первого блока триггеров соединен с . третьим входом второго блока триггеров и четвертым выходом блока управления, выход. первого блока триггеров подключен к первому входу первого блока логики, а выход второго блока триггеров — к первому входу второго блока логики, втоЭ 7177 рые входы первого и второго блоков логики соединены с соответствующими выходами генератора псевдослучайного кода; а выходы — соответственн0 с входами первого и второго блоков формирователей, выходы первого и второго блоков сравнения подключены соответственно к четвертым вхо- дам первого и второго блока триггеров. . Недостатком устройства является низ кая erо надежность. t0

Целью изобретения является повышение надежности устройства.

Предлагаемое устройство имеет два режима работы-настройка и проверка..В режиме настройки подключается один прове- 15 ряемый узел, на все выводы которого подается случайный код.

При этом производится автоматйческое разделение входов и выходов проверяемоi o узла. Это осуществляется при сравнени 0 сигналов йа выводах с поданным кодом.

Если данный вывод является входом, то сйГйалы идентичйы„, если — выходом, то в некоторый момент времени произойдет

I несовпадение, по сигналу которого сраба- 5 тывает схема коммутации и отключает,,генератор псевдослучайного кода (ГПК): от дайного вывода проверяемого узла. Перевод стенда в режим проверки блокирует схему коммутации и позволяет далее вес- 30 ти проверку сравнением с эталонным узлом.

Блок-схема устройства представлена на чертеже., Устройство содержит блок управления

1, генератор псевдослучайного кода (ГПЮ 35

2, первый блок логики 3, первый блок формирователей 4, первый блок сравнения

5, первый блок триггеров 6, проверяемый объект 7, эталонный объект 8, второй блок логики 9, второй блок формировате- 40 лей 10 и второй блок сравнения 11, второй блок триггеров 12.

Устройство работает следующим образом.

В режиме настройки К устройству под. 45 ключаются один проверяемый объект 7.

Одновременно с запуском ГПК 2 блок управления 1 устанавливает в 1 все три? геры блока 6. Код ГПК 2 проходит блок

3, формирователь 4 и поступает на одно- 50 именные выводы 7 и 8 и на входы блока 5. Схема блока 4 выбрана такой, чтобы при объединении ее выхода с выходом > чякросхем проверяемого узла реалиэовывалась логическая функция И для их вы- 55 ходных сигналов. Результат сравнения на

R входе триггера блока 6 стробируется узким импульсом, Если дайный вывод

26 4 проверяемого узла является выходным, то сигнал на выводе объекта 7 будет отличаться от сигнала на одноименном выводе объекта 8, так как там нет однотип ной,проверяемой схемы. Первое же несовпадение вызовет переброс триггера блока 6 в О, что запретит прохождение сигнала данного разряда ГПК 2 через" блок 3 и установит соответствующий форрирователь 4 в 1. Подобная ситуация мо жет воэникйуть не сразу после начала. работы ГПК 2, поэтому для достоверности коммутации блок 1 отводит достаточно большое число тактов на режим настройки. По окончании режима блок 1 вырабатывает сигнал блокировки триггеров блока 6 и останавливает ГПК 2. При переключении стенда в режим проверки в блоке

1 вырабатывается сигнал запрета на блок

6, при этом состояние триггеров фиксируется, и устройство подготовлено к проверке логических схем данного типа. Далее, подключив эталон 8, можно проводить проверку методом сравнения. Длительность такта ГПК невелика (порядка. нескольких микросекунд)„ поэтому даже при большом числе тактов настройки коммутация входов-выходов занимает порядка О, 1 сек, а надежность;устройства при большом числе выводов проверяемых узлов суще ственно выше, чем у известных, за счет сокращения числа и упрощения коммутационных элементов, которые выполнены на микросхемах широкого пользования.

Таким образом, предлагаемое устройство обладает большей надежностью по сравнению с известными устройствами контроля логических узлов.

Формула изобретения

Устройство для проверки логических схем, содержащее первый и второй блоки формирователей, одна группа выходов которых соединена с соответствующими входами проверяемого объекта, а другая— с соответствующими входами эталонного объекта, первый и второй блоки сравнения и блок управления, первый выход которого подключен к входу гэнератора псевдослучайного кода, о т л и ч а ю— щ е е с я тем, что, с целью повышения надежности устройства, оно содержит первый и второй блоки логики, первый и второй блоки триггеров, первый вход перво,го блока триггеров соединен со вторым выходом блока управления и с первым

5 717726 . 6

1 входом второго блока триггеров, второй дослучаййого кода, а выходы — соответвход первого блока триггеров соединен ственно с входами первого и второго с третьим выходом блока управления: и блоков формирователей, выходы первого со вторым входом второго блока тригге- и второго блоков сравнения подключены ров, третий вход первого блока тригге- 5 соответственно к четвертым входам перров соединен с третьим входом второго вого и второго блока триггеров. блока триггеров и четвертым выходом Источники информации, блока управления, выход первого блока принятые во внимание при экспертизе триггеров подключен к первому входу пер- 1. Патент CUJA % 3286175, вого блока логики, а выход второго бло- to кл. 324-73, опублик. 1971. ка триггеров - к первому входу второго 2. Патент США Ъ 3812426.

1 блока логики, вторые входы первого и кл. 324-73, опублик. 1975. второго блоков логики соединены с соот- 3. Патент США М 3614608, ветствующими выходами генератора псев- кл. 234-23, опублик. 2973 (прототип).

Составнт яь И. Алексеев

Редактор Э. Губницкая Текред. O. Легеза Корректор И. Муска

Заказ 9846/65 Тираж 956 Подписное.

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5. Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4