Многофункциональный логический элемент

 

(!!) М8928

О П

ИЗОБРЕТЕН ИЯ

Со!оз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 31.07.78 (21) 2653513/18-21 с присоединением заявки № (23) Приоритет (51) M. K.

Н 03К 19/00

Государственный комитет (43) Опубликовано 28.02.80. Бюллетень № 8 (53) УДК 621.374 (088.8) по делам изобретений н открытий (45) Дата опубликования описания 28.02.80 (72) Авторы изобретения

В. А. Мищенко и А. Н. Семашко (71) Заявитель (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к автоматике и вычислительной технике.

Известен многофункциональный логический элемент на четырехстержненом магнитопроводе, содержащий обмотку установки, входные и выходные обмотки, при этом одна из выходных обмоток восьмеркообразно охватывает выходные стержни (1).

Недостатком известного устройства является его сложная структура.

Известен многофункциональный логический элемент на МОП-транзисторах, реализующий все пер еключательные функции двух переменных и содержащий элемент

ИЛИ, формирователи с прямыми и инверсными входами, элемент ИЛИ вЂ” исключительно с дополнительными транзисторами, а также четыре выходные шины и семь входных шин (2), Недостаток этого элемента заключается в его сложности.

Цель изобретения — упрощение логического элемента.

Для достижения поставленной цели многофункциональный логический элемент на

МОП-транзисторах, реализующий все логические функции двух переменных, содержит два элемента НЕ, элемент равнозначности с тремя входами и усилитель. При этом первый и третий входы элемента равнозначности и вход первого элемента НЕ подключены соответственно к трем входнь!М шинам элемента, второй вход элемента равнозначности — к выходу первого элемента НЕ, а выход — к входу усилителя, выход которого одновременно является прямым выходом элемента, и к входу второго элемента НЕ, выход которого одновременно служит инверсным выходом элемента.

)0 На чертеже представлена электрическая принципиальная схема многофункционального логического элемента.

Между шинами 1 и 2 питания последовательно включены первый элемент НЕ 3, эле-!

5 мент 4 равнозначности с тремя входами, усилитель 5 и второй элемент НЕ б. Вход элемента HE 3 и два входа элемента 4 подключены соответственно к входным шинам

7, 8, 9. Выход усилителя 5 и выход второго элемента НЕ б является соответственно прямым 10 и инверсным 11 выходами элемента.

Элемент работает следующим образом.

На входные шины 7, 8, 9 элемента поступает набор управляющих сигналов в соответствии с алгоритмом управления, приведенным в таблице. При этом, например, при поступлении на входные шины 7, 8, 9 набора управляющих сигналов, равных «кон30 станте 1» (шины 7, 8, 9 подключены к ши718928

Значения управ; ляющих сигналов на входах

Логические функции, реализуемые на выходах

8 9

ХIХ2

XIX2

;XI

XIX2

Х2

XIX2 ХIХ2

ХIХ2

0

XI

XI

XI

Х2

1

Х2

Х2

Х1

Х2

Xl

Х2

Х2

Х2

Хl

Xl Х2

XI Х2

X;l

Xi Х2

Х2

XIX2 XIX2

Xl Х2 йе i), на выходе элемента 3 оказывается сигнал «константа О», который одновременно с сигналами на входных шинах 8, 9 поступает на входы элемента 4 равнозначности, с выхода которого сигнал, равный «О», попадает на вход усилителя 5. Следовательно, на выходе 10 элемента при рассматриваемом наборе управляющих сигналов реализуется логическая функция «константа О».

Одновременно на выходе 11 появляется сигнал, инверсный сигналу на выходе 10 элемента (для данного набора управляющих сигналов на выходе 11 имеет логическую функцию «константа 1»). Аналогично элемент работает при других значениях управляющих сигналов.

Аналитически значения функции на выходах 10, 11 элемента описываются соответственно логическими выражениями

Х1Х2ХЗ Х1Х2ХЗ

Х1Х2 Х1Х2 Х1ХЗ Х1ХЗ Х2ХЗ

Х2ХЗ, где Х1, Х2, ХЗ вЂ” логические сигналы на шинах 7, 8, 9 соответственно.

Таким образом, элемейт реализует все логические функции двух переменных и обладает при этом рядом существенных преимуществ.

Элемент реализован на 15 МОП-транзисторах (прототип на 22 МОП-транзисторах); имеет всего 7 внешних выводов (прототип — 11 внешних выводов); в силу указанных преимуществ он более технологичен и надежен. Внедрение данного элемента позволит сократить объем оборудования, а при реализации на основе интегральной технологии повысить процент выхода годных схем и их надежность. Ввиду малого количества управляющих входов элемент имеет простейший алгоритм управления, Формула изобретения

Многофункциональный логический элемент на МОП-транзисторах, реализующий все логические функции двух переменных, отличающийся тем, что, с целью упрощения, он содержит два элемента НЕ, элемент равнозначности с тремя входами и усилитель, причем первый и третий входы элемента равнозначности и вход первого элемента НЕ подключены соответственно к трем входным шинам элемента, второй вход элемента равнозначности подключен к выходу первого элемента НЕ, а выход — к входу усилителя, выход которого одновременно является прямым выходом элемента, и к входу второго элемента НЕ, выход которого одновременно является инверсным выходом элемента.

Источники информации, принятые во внимание при экспертизе

40 1, Авторское свидетельство СССР № 405177, кл. Н ОЗК 19/00, 1972.

2. Авторское свидетельство СССР № 446948, кл. Н ОЗК 19/00, 1973 (прототип, 7 18928

Редактор Е. Караулова Составитель Л. Петрова Корректор О. Данишева

Заказ 2921/11 Изд. № 175 Тираж 995 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Многофункциональный логический элемент Многофункциональный логический элемент Многофункциональный логический элемент 

 

Похожие патенты:

Инвертор // 696606

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх