Устройство для умножения десятичных чисел
Союз Советских
Социалистических
Республик
G 06 F 7/39 Гаеударотеенный коиитет СССР аа лелем изобретений и открытий Опубликовано 25.03.80. Бюллетень J% 11 Дата опубликования описания 25.03.80 (53) УДК 687,325 (088.8) (72) Авторы изобретения Л. А. Глухова и А. Т. Пешков Минский радиотехнический институт (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ Изобретение относится к вычислительной гехнике и предназначено для применения в десятичных и универсальных арифметических устройствах. Известно устройство для умножения десятич5 ных чисел, содержащее регистры множимого и множителя, сумматор и блок управления (11. Недостаток известного устройства — его низкое быстродействие. Наиболее близким к предлагаемому является 1О устройство, содержащее блок управления, регистр множнмого, регистр множителя, сумматор и регистр переноса, разрядные выходы которого подключены к первым разрядным входам сумматора, вход блока управления подклю15 чен к выходу регистра множителя, управляющий вход которого подключен к первому выходу блока управления, к первому управляющему входу сумматора и к первому управляю-. щему входу регистра переноса, второй управля20 ющий вход которого подключен ко второму выходу блока управления, третий, четвертый, пятый и шестой выходы которого подключены соотвегственно ко второму, третьему, четвертому и пятому управляющим входам сумматора, выходы переноса каждого разряда которого подключены к соответствующим входам регистра переноса (2) . Недостатком известного устройства является большое время, затрачиваемое на сложение десятичных чисел. Цель изобретения — повышение быстродействия устройства. Укаэанная цель достигается тем, что в устройство введены блок занесения и регистр скорректированного множимого, разрядные выходы которого подключены к первым входам соответствующих разрядов блока занесения, вторые разрядные входы которого подключены к выходам соответствующих разрядов регистра множнмого, а третьи входы разрядов блока занесения подключены к выходам соответствующих разрядов регистра переноса, вторые раз. рядные входы сумматора подключены к выходам соо гветствующих разрядов блока занесения, управляющий вход которого подключен к шестому выходу блока управления и ко входу регистра множителя, разрядные входы 723571 регистра скорректированного множимого подключены к выходам соответствующих разрядов сумматора. На чертеже изображена схема предлагаемого устройства. Схема включает сумматор 1, регисгр 2 мно. жимого, регистр 3 множителя, регистр 4 лереноса, блок 5 управления, блок 6 занесения и оегистр 7 скорректированного множимого. Устройство работаег следующим образом. 10 В исходном состоянии в теградам сумматора 1 и регистра 2 зафиксированы цифры множимого. В регистре 3 множителя занесен код множителя, в регистре 7 зафиксировано нулевое значение, разряды регистра 4 установлены в еди- 1Б ницы. Операция умножения осуществляется за и циклов из двух вспомогагельных такгов. Сначала выполняется первый вспомогательный такт. По сигналу "Пуск"; )0 батывает на своем выходе сигнал, который обеспечивает увеличение содержимого всех тетрад сумматора на 6. Затем осуществляется занесение в регистр 7 содержимого сумматора и сброс последнего. На этом заканчивается пер- 25 вый вспомогательный такт. Далее выполняются и циклов, причем на каждом отрабатывается текущая цифра множителя, начиная с младшей. За первый цикл отрабатывается младшая цифра множителя. Блок 5 управления при отсутствии сигнала на входе вырабатывает сигнал, по которому начинает выполняться первый такт сложения: осушествляется вычитание единицы из кода младшей гетрады, регисгра 3 множителя, разрешается передача в тетрады сумматора 1 для сложения кодов геград регистра 2 или 7. При этом, есл;; в процессе предыдушего суммирования в геграде сумматора 1 возникает перенос, ro в соогветствующем разряде регистра переноса устанав- 40 ливаегся "1", что обеспечивает передачу в эту тетраду сумматора для суммирования кода соог. ветствуюшей тетрады регистра 7. Если «а предшествующем сложении в данной тетраде не возникает перенос, то соответствующий разряд ре- 45 гисгра 4 переноса остается в нулевом состоянии, что обеспечивает открывание соответствуюшего разряда блока 6 занесения, что в свою очередь обеспечивает передачу в эту тетраду кода из соответствующей тетрады регистра 2. 50 По завершении передачи в сумматоре 1 производится сброс регистра 4 переноса. Такт сложения считается законченным после двоичного суммирования содержимого сумматора с кодом, переданным на него через блок 6 занесения. В этом случае в разрядах регистра 4 переноса, соответствуюших тетрадам, в которых возник перенос, устанавливается единичное значение. Если на входе блока 5 управления сигнал отсутствует, то начинает выполняться следуюший такт сложения. Эти такгы выполняются до тех пор, пока после очередного такта в младшей тетраде регистра 2 не появится нулевое значение. В этом случае блок 5 управления вырабатывает сигнал, который обеспечивает сдвиг на четыре разряда вправо кодов в регистре 3 и сумматоре 1 и на один разряд — кода регистра 4 переноса, чем завершается цикл отработки младшей цифры множителя. Все остальные циклы выполняюгся аналогичным образом. После выполнения последнего устройство отрабатывает второй вспомогательный тахт, обеспечивающий коррекцию произведения, зафиксированного в сумматоре. На этом такге по сигналу блока управления разрешается вычитание 6 из тех тетрад, в которых во время последнего сложения не возникло переноса. Таким образом, введение регистра скорректированного множимого и блока занесения в предлагаемом устройстве позволяет сократить время сложения кодов в сумматоре, за счет чего увеличилось быстродействие выполнения операции умножения. Формула изобретения Устройство для умножения десятичных чисел, содержащее блок управления, регистр множимого, регистр множителя, сумматор и регистр переноса, разрядные выходы которого подключены к первым разрядным входам сумматора, вход блока управления подключен к выходу регистра множителя, управляющий вход которого подключен к первому выходу блока управления, к первому управляющему входу сумматора и к первому управляюшему входу регистра переноса, второй управляюший вход когорого подключен ко второму выходу блока управления, третий, четвертый, пятый и шестой выходы которого подключены соответственно ко второму, третьему, четвертому и пятому управляющим входам сумматора, выходы переноса каждого разряда которого подключены к соответствуюшим входам регистра переноса, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия в устройство введены блок занесения и регистр скорректированного множимого, разрядные выходы которого подключены к первым входам соответствующих разрядов блока занесения, вторые разрядные входы которого подключены к выходам соответствующих разрядов регистра множимого, а третьи входы разрядов блока занесения подключены к выходам соответствующих разрядов регистра переноса, вгорые разр щные входы сумматора подключены к выходам соответствующих разрядов блока занесения, управляющий вход которого подключен к шестому выходу блока управления и ко входу регистра множителя, разрядные входы регистра скорректирован- 5 ного множимого подключены к выходам соответствующих разрядов сумматора. ЦНИИПИ Заказ 928/14 Подписное Тираж 751 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 723571 б Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР !IP 332459, кл. 6 06 F 7/39, 1970. 2. Преснухин А. И. и др. Цифровые вычислительные машины. М., "Высшая школа, 1974, с. 242.
