Устройство для контроля дискретных блоков

 

СЛИСАНИЕ 723575

ЙЗОБРЕТЕН Ия

Союз Саветскик

Социалистических

Республик (6l ) Дополнительног и аот. свид-ву (22) За н олен о 03.09.75 (21) 2169769/18-24 (5 l ) М. Кл. з

G 06 F 11/00 с присоединением заявки,%

Государственный комитет (28) Приоритето†по делам изобретений н открытий

Опубликовано 25 03.80 Бюллетень № 11

Дата опубликования описания (53) УДК 681.326 (088.8) (72) Авторы изобретения

M. А. Самокиш, А. А. Куперман, В. С. Лебедева и 3. И. Явич (7l ) Зая1зи гель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ

gпОКОВ

Изобретение относится к контрольно-измерительной ñõíèêå для испытания и контроля дискретных блоков.

Известны устройства для контроля микроэлектронных схем, содержащие блок ввода тестов, входной регистр, коммутатор, блок сравнения, блок индикации, которые содержат также временной селектор, амплитудный селектор и управляемую линию задержки, что позволяет контролировать не только статические, но и динамические параметры контролируемого рлока (1) и (2) .

Недостаток известных устройств — низкая их произволительность. Это связано с тем, что расположение оперативной информации на индикаторах н связано с функциональным назначением контактов проверяемого блока, что затрудняет оценку места повреждения. Кроме того, после ввода тестовой информации, невозможно оперативно изменить тестовую программу, что бывает необходимо при отладке контрольной программы.

Цель изобретения — повышение производительности устройства при отыскании повреждений в контролируемом дискретном блоке путем прсдоставлетптя оператору информации о сигналах на входах и выходах контролируемого блока и о результатах сравнения эталона, записанного в контрольной программе с откли5 ком контролируемого блока, пространственное расположение которой на индикаторах соответствует функциональному назначению входов и выходов контролируемого блока, а также

1О предоставление оператору возможности изменения вручную контрольного теста, введенного с носителя. .Цель достигается тем, что в предполагаемом устройстве, содержащем блок ввода тес15 тов, входной регистр, коммутатор, блок индикапии и блок сравнения, причем первый выход блока ввода тестов соединен со входом входного регистра, информационные выходы которого соединены с первой группой информационных входов коммутатора, вторая группа информационных входов коммутатора является груплой входов устройства, первая группа информационных выходов коммутатора является группой выходов устройства, вторая

7235 группа информационных выходов коммутатора соединена со входами блока сравнения, дополнительно введены первый и второй блоки сканирования, первый и второй переключатели и блок памяти, причем управляющий выход блока ввода тестов соединен с управляющими входами блока памяти и первого и второго блоков сканирования, информационные выходы блока сравнения соединены с информационными входами первого блока сканиро- 10 вания, выход которого соединен с информационным входом первого переключателя, информационные входы второго блока сканирования соединены со входами и выходами устройства, выход второго блока сканирования соединен с информационным входом второго переключателя; выходы блока памяти соединены с управляющими входами первого и второго переключателя, выходы первого и второго переключателей соединены со входами блока индификации. 20

Кроме того, в дополнительно предлагаемое устройство введены (и — 2) блока сканирования и (n — 2) переключателя, причем информационные входы (n — 2)-блоков сканирования соеди25 иены со входами и выходами проверяемого устройства, управляющие входы (и — 2)-х блоков сканирования соединены с управляющим выходом блока ввода тестов, информационный выход каждого из (n — 2)-х блоков сканирования

30 соединен с информационным входом соответствующего из (n — 2)-х переключатслей, управляющие входы которых соединены с выходами блока памяти, выходы (n — 2)-х переключателей соединены со входами блока индикации. Допол с нительно в предлагаемое устройство введен блок ручного ввода тестов, дополнительный блок сканирования и дополнительный переключатель, причем выходы блока ручного ввода тестов соединены с информационными входами

40 дополнительного блока сканирования, управляющие входы которого соединены с выходом блока памяти, выход дополнительного блока сканирования соединен с. информационным входом дополнительного переключателя, управля 45 ющий вход которого соединен с выходом блока ввода тестов, выход дополнительного переключателя соединен с дополнительными информационными входами входного регистра.

На: фиг. 1 изображена функциональная схе50 ма предлагаемого устройства, обеспечивающего индикацию значений сигналов на выводах контролируемого дискретного блока и результатов сравнений сигналов на выходах этого блока с эталоном; на фиг. 2 — функциональная схе55 ма предлагаемого устройства, отображающая (n — 2) состояний или параметров сигналов на выводах контролируемого дискретного блока, на фиг. 3 — функциональная схема всего устройства, обеспечивающего изменение вручную теста введенного с носителя.

Функциональная схема (фиг. 1) состоит иэ блока 1 ввода тестов, связанного с входным регистром 2, первым 6.1 и вторым 6.2 блоками сканирования и блоком 7 памяти. Информационные выходы входного регистра 2 соединены с первой группой информационных входов коммутатора 3, вторая группа информационных входов коммутатора 3 является группой входов контролируемого дискретного блока 5. Первая группа информационных выходов коммутатора 3 соединена с группой выходов блока 5, вторая группа информационных выходов коммутатора 3 соединена со входами блока 4 сравнения.

На первую группу информационных входов блока сканирования 6.2 подаются сигналы со входов блока 5, а на вторую группу информационных входов блока сканирования 6." подаются сигналы с выходов контролируемого бло-. ка 5. Выходы блоков 6.1 и 6.2 сканирования соединены соответственно с информационными входами переключателей 8.1 и 8.2 управляющие входы которых связаны с выходами блока 7 памяти. Выходы переключателей 8.1 и 8.2 соединены с блоком 9 индикации.

Устройство контроля дискретных блоков работает следующим образом.

Блок 1 ввода тестов осуществляет ввод контрольного теста во входной регистр 2, где размещается информация как о входных сигналах для контролируемого блока 5, так и информация об ожидаемых сигналах с выходов блока 5. Коммутатор 3 обеспечивает подключение испытательных сигналов ко входам проверяемого устройства, а также подключение ко входам блока 4 сравнения выходных сигналов от контрольного блока 5 и ожидаемых сигналов, записанных в контрольном тесте.

Блок 4 сравнения обеспечивает на своих выходах сигналы, указывающие на неравенство сигнала от контролируемого блока 5 и ожидаемого сигнала по каждому выходу раздельно.

Блок 4 сравнения имеет число пар входов равное суммарному числу 1. входов и выходов контролируемого блока 5. Коммутатор 3 обеспечивает для каждого входного контакта блока 5 замыкание соответствующей пары входов блока 4 сравнения.

Для того, чтобы обеспечить быструю оценку места неисправности в контролируемом блоке целесообразно на индикаторном табло расположить отображаемые сигналы в соответствии с их. функциональным назначением, в то время как в реальных контролируемых дискретных блоках такой упорядоченности входных и выходных контактов создать не представ723575 ляегся возможным. Для этого в предлагаемом устройстве блок 1 ввода тестов вводит в блок

7 памяти, перед вводом тестов, информацию на соответствие номера К одноименного выхода блока 4 сравнения и номера t индикатора..

Эта информация записана в контрольной программе. Во время тестирования одним контрольным тестом блок 1 ввода теста осуществляет выдачу Г, управляющих импульсных серий, подаваемых на входы блока 7 памяти 10 и на управляющие входы блоков 6.1 и 6.2 сканирования.

Номера управляющих импульсных серий поставлены в соответствие с номерами контактов контролируемого дискретного блока, одноименными выходами блока сравнения, ячейками памяти блока 7 памяти и парами входов блоков 6.1 и 6.2 сканирования. Период тестирования одним контрольным тестом равен или больше периода управляющих импульсных серий, а импульсные серии сдвинуты между собой так, чтобы обеспечить отсутствие совпадения импульсов, под воздействием управляюших серий блоки 6.1 и 6.2 сканирования осуществляют преобразование параллельных кодов

25 выходных сигналов блока 4 сравнения и сигналов, существующих на контактах контролируемого блока, в последовательный код, причем в последовательном коде за один период управляюших серий на выходах блоков 6.1 и

6.2 сканирования появляются сигналы со всех выходов блока 4 сравнения и всех контактов конт. ролируемого блока.

Одновременно блок 7 памяти под воздей35 ствием произвольной К-той управляющей серии. считывает из k-той ячейки памяти t-тый номер индикатора и через внутренний дешифратор выдает управляюший сигнал, íà t-том выходе, соединенном с с-тыми управляющими сигналами переключателей 8.1 и 8.2. Переключатели

8.1 и 8.2 пропускают на t-тые выходы сигналы от выходов блоков 6.1 и 6.2 сканирования в интервал соответствующий импульсу k-той серии, т.е. сигнал соответствующий k-тому выходу блока 4 сравнения и k-тому контакту проверяемого устройства. Сигнал íà t-том входе повторится через период управляющей серии. Блок 9 индикаторов содержит в данном случае 2ь ячеек памяти, например, триггеров, управляющих индикатором. Индикатор должен быть многозначным, например цифровой лампой.

Таким образом, предлагаемое устройство обеспечивает, за счет дополнительной информации, включенной в контрольную программу произвольное расположение на индикаторном табло отображаемой информации.

Функциональная схема устройства, иэобра. женного на фиг. 2, состоит из тех же блоков, что и схема на фиг. 1, однако здесь добавлены еше (n — 2) блоков сканирования и (n — 2) переключателя. Количество этих блоков должно быть выорано при конкретном проектировании. Дополнительные блоки (n — 2) ска гярования подключены к контактам контролируемого дискретного блока, но осуществляют преобразование параллельного кода не самих сигналов, а каких-либо их параметров, например, амплитуды, длительности и т.п. Переключатели (n — 2) работают аналогично переключателям 8.1 и 8.2 и выдают в момент действия ь-той управляющей импульсной серии на k-том выходе, подключенном к k-тому, индикатору, значение параметра сигнала на Р-том контакте проверяемого устройства.

В блоке 9 индикации в этом случае должны быть применены и-значные индикаторы, и каждый из них должен иметь и триггеров (ячеек памяти) .

Функциональная схема устройства (фиг.3) кроме блоков, содержашихся в схеме на фиг. 1 имеет дополнительный блок 10 ручного ввода тестов, дополнитегьныи блок 11 сканирования и дополнительный переключатель 12, причем выходы блока 10 ручного ввода тестов соединены с информационными входами блока 11 сканирования, выход блока 11 сканирования с информационным входом переключателя 12, выход переключателя 12 с дополнительными входами входного регистра 2. Выходы блока 1 ввода тестов дополнительно связаны с управляюшими входами дополнительного переключателя 12, и выход блока 7 памяти дополнительно связан с управляющими входами дополнительного блока 11 сканирования.

Блок 10 ручного ввода тестов выполнен в виде клавиатуры, при этом целесообразно конструктивно клавиши связать с индикаторами блока 9 индикации. При нажатии k-той клавиши, расположенной рядом с k-тым индикатором, Hà k-том входе блока ll — сканирования и на входе переключателя 12 появится сигнал в г":том временном положении. Под воздействием Втой управляющей серии от k-той клавиши, прошедшей дополнительный блок 11 сканирования, появится на -том выходе дополнительного переключателя 12 и соответственно на дополнительном входе -того триггера входного регистра 2 и изменит его состояние. Таким образом, можно скорректировать тест, введенный с носителя, или набрать полностью дополнительный тест. Этот тест можно вывести на носитель и таким образом скорректировать контрольную программу, выведя ее на устройство вывода.

7?3575

Устройство контроля дискретных блоков можно использовать для контроля узлов.на печатных платах, блоков вычислительных средств, а также для проектирования апггаратуры на стадиях отработки схемных решений и разработки документации.

Формула изобретения

1. Устройство для контроля дискретных блоков содержащее блок ввода тестов, входной регистр, коммутатор, блок индикации и блок сравнения, причем первый выход блока ввода тестов соединен со входом входного регистра, информационные вгяходы которого соединены с первой группой информационных входов коммутатора, вторая группа информационных входов коммутатора является группой входов устройства, первая группа инфор- О мационных выходов коммутатора является группой выходов устройства, вторая группа информационных выходов коммутатора соединена со входами. блока сравнения, о т л ич а ю щ е е с я тем, что, с целью повышения 25

М производительности, в устройство введены первый и второй блоки сканирования, первый и второй переключатели и блок памяти, причем управляющий выход блока ввода тестов соединен с управляющими входами блока памяти и первого и второго блоков сканирования, информационные выходы блока сравнения соединены с информационными входами первого бло. ка сканирования, выход KQTcp0lo соединен с информационным входом первого переключа- 35 теля, информационные входы второго блока сканирования соединены со входами и выходами устройства, выход второго блока сканирования соединен с информационным входом в-.о. рого переключателя, выходы блока памяти со- 4С единены с управляющими входами первого и второго переключателя, вь1ходы пе1гяо о и ВТорого переключателей соединены со входами блока инцикацнH.

2. Устройство по. п. 1, о т л и ч а ю щ ее с я тем, что, с целью повышения производительности„в него введены (и-2) блока сканирования и (n — 2) переключателей. причем информационные входы (n — 2) -х блоков сканирования соединены со входами и выходами устройства, управляющие входы (и — 2)-х блоков сканирования соединены с управляющими выходом блока ввода тестов, информационный выход каждого из (n — 2)-х блоков сканирования соединен с инфсгмационным входол:.. ::ответствующего из (n — 2) -х переключа: елей. управляющие входы к торых сое;чинены с выходами блока памяти, 1ыходь (n — 2)-х переключателей соединены сс входами блока индикации, 3. Устройство по пп. 1 и ?, о т л и ч аю щ е е с. я тем, что, с целью погышения производительности, в него введен блок ручного ввода тестов, дополнительный блок сканирования и дополнительный переключатель, причем выходы блока ручного ввода тестов соединены с информационными входами дополнительного блока сканирования, управляющие входы которого соединены с выходом блока памяти, выход. дополнительного блока сканирования соединен с информационным входом дополнительного переключателя, управляющий вход которого соединен с выходом блока ввода тестов, выход дополнительного переключателя соединен с дополнительными информационными входами входного регистра.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3633016, кл. 235 — 153, 1971.

2. Авторское свидетельство СССР N 273342, кл. G 06 F 11/00, 1968 (прототип) .