Устройство для исправления ошибок

 

ОП ИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (»721817 (6l) Дополнительное к «вт. сви:;-в (22) Заявлено 20.02 i 8 (21) 2581787/l 8-24 с присоединением заявки №вЂ” (23) Приоритет—

; g l i Ъ1 К.1 2

С; 061 !1/00 и 08 < .. 5 00

Государственный комитет

СССР по делам изооретеиий и открытий (53) УДК 681.325 (088.8) Опубликовано 15.03.80. Бюллетень № 10

Дата опубликования описания 25.03.80 (72) Авторы изобретения

К. К. Ещин, А. К. Заволокин, В. И. Заровский, В. Н. Каминский и Б. Н. Симонов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

Изобретение относится к области цифровой вычислительной техники и передачи информации и может быть использовано в цифровых вычислительных машинах, в которых информация передается и обрабатывается в корректирующем коде.

Известно устройство для исправления ошибок (1), которое содержит корректор, обнаружитель одиночной и двойной ошибок, локализатор одиночной ошибки, причем первые входы корректора, выходы локализатора и обнаружителей ошибок соединены со входными шинами устройства, а выходы локализатора через дешифратор подключены ко вторым входам корректора, выходы которого подключены к выходным шинам устройства.

Недостатком этого устройства являются ограниченные функциональные возможности, поскольку оно не может исправлять двойные ошибки.

Наиболее близким по технической сущности и достигаемому результату к данному изобретению является устройство для исправления ошибок (2), содержащее обнаружители ошибок кратности t u t + 1, локали2 затор ошибок кратности t, группу элементов

И, группу элементов ИЛИ, регистр, блок управления инверсией, причем входы обнаружителей ошибок кратности t u t + 1 подключены к прямым и инверсным входным шинам, выходы локализатора ошибок кратности t соединены с первыми входами корректора ошибок кратности t, выходы которого являются выходными шинами устройства, первый вход блока управления инверсией соединен с обнаружителем ошибок крат1о ности t + 1, первая и вторая группы выходов соединены с первыми входами первой и второй группы элементов И соответственно, выходы первой и второй групп элементов И соединены с первыми и вторыми входами группы элементов ИЛИ, выходы которых соединен ы с входа ми л окал изатора ошибок кратности t и с вторыми входами корректора ошибок кратности t, причем выходы локализатора ошибок кратности t соединены с первыми входами регистра, вторые входы которого соединены с выходами обнаружителя ошибок кратности t, а выходы регистра подключены к вторым входам блока управления инверсией, при этом вторые входы первой и второй групп элементов И соединены

721817 с прямыми и инверсными входными шинами устройства соответственно.

Недостатком такого устройства является недостаточное быстродействие при исправлении двойных ошибок из-за больших задержек.

Целью изобретения является повышение быстродействия.

Для достижения поставленной цели устройство для исправления ошибок, содержащее корректор, блок обнаружения одиночной ошибки, блок обнаружения двойной ошибки, локализатор ошибки, элементы И, регистр, дешифраторы и элементы ИЛИ, причем вход устройства соединен с входом блока обнаружения двойной ошибки и со входом блока обнаружения одиночной ошибки, выход которого подключен к первому входу

15 первого элемента И, второй вход которого соединен с выходом локализатора ошибки, выход первого элемента И соединен со входом регистра, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом блока обнаружения двойной ошибки, выход второго элемента

И подключен ко входу первого дешифратора, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго дешифратора, выход элемента ИЛИ подключен к первому входу корректора, выход которого является выходом устройства, содержит сумматор по модулю два, при этом его первый вход подключен к выходу второго элемента И, второй вход сумматора по модулю два соединен с выходом локализатора ошибки, вход которого соединен с входом устройства и со вторым входом корректора.

На чертеже представлена структурная схема предложенного устройства. 35

Устройство для исправления ошибок содержит корректор 1, блок обнаружения одиночной ошибки 2, блок обнаружения двойной ошибки 3, локализатор ошибки 4, элемент И 5, регистр 6, элемент И 7, 40 сумматор по модулю два 8, дешифратор 9, элемент ИЛИ 10, дешифратор 11.

Устройство работает следующим образом.

В исходном состоянии, перед началом работы, на выходах блока обнаружения одиночной ошибки 2, блока обнаружения двойной ошибки 3 и локализатора ошибки 4 сигналы равны нулю. Элементы И 5, И 7 заперты, регистр 6 установлен в нуль. Сигналы на выходах дешифраторов 9 и 11 отсутствуют.

При поступлении по входным шинам не содержащей ошибок информации, она без изменений проходит через корректор 1 на выходные шины устройства.

При появлении на входных шинах информации, содержащей одиночную ошибку, локализатор ошибки 4 формирует на своих выходах двоичный код номера искаженного разряда. Этот код расшифровывается дешифратором 9 и в корректоре 1 происходит ис4 правление искаженного разряда путем его инверсии (сложение по модулю два с сигналом соответствующего выхода дешифратора).

Одновременно сигнал с выхода блока обнаружения одиночной ошибки 2 отпирает элемент И 5 и номер искаженного разряда записывается в регистр 6. Элемент И 7 остается запертым и на выходе дешифратора

11 сигналы отсутствуют.

При появлении на входных шинах устройства информации, содержащей двойную ошибку, локализатор ошибок 4, в соответствии со способом локализации ошибки в ходе

Хэмминга, формирует на своих выходах двоичный код, равный сумме по модулю два кодов номеров обоих искаженных разрядов и, следовательно, не соответствующий ни одному из этих разрядов. Сигнал с выхода блока обнаружения двойной ошибки 3 отпирает элемент И 7 и ранее запомненный номер одного искаженного разряда поступает на входы второго дешифратора 11 и сумматора по модулю два 8.(Так как речь идет об исправлении ошибок, вызываемых устойчивыми отказами, то при двойной ошибке одним из искаженных разрядов будет разряд, ранее обнаруженный при одиночной ошибке; номер этого разряда хранится в регистре 6). При сложении кода с выходов локализатора ошибки 4 с номером одного из искаженных разрядов с выхода элемента 7 на выходе сумматора по модулю два 8 формируется правильный номер другого искаженного разряда. Номера обоих искаженных разрядов расшифровывается дешифраторами 9 и 11 и через элемент ИЛИ 10 поступают на другие входы корректора 1, где происходит исправление обоих ошибок.

Технико-экономическое преимущество предлагаемого устройства заключается в его повышенном быстродействии, достигаемом без существенного увеличения оборудования.

Формула изобретения

Устройство для исправления ошибок, содержащее корректор, блок обнаружения одиночной ошибки, блок обнаружения двойной ошибки, локализатор ошибки, элементы И, регистр, дешифраторы и элемент ИЛИ, причем вход устройства соединен с входом блока обнаружения двойной ошибки и со входом блока обнаружения одиночной ошибки, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с выходом локализатора ошибки, выход первого элемента И соединен со входом регистра, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом блока обнаружения двойной ошибки, выход второго элемента И подключен ко входу первого дешифратора, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом второго дешиф721817

Составитель Н. Быкова

Редактор Н. Каменская Техред К. Шуфрич Корректор Г. Назарова

Заказ 131/39 Тираж 751 Подписное

ЦНИИ ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ПНП «Патент>, г. Ужгород, ул. Проектная, 4

5 ратора, выход элемента ИЛИ подключен к первому входу корректора, выход которого является выходом устройства, отличающееся тем, что, с целью повышения быстродействия в устройство введен сумматор по модулю два, при этом его первый вход подключен к выходу второго элемента И, второй вход сумматора по модулю два соединен с выходом локализатора ошибки, вход которого ь соединен с входом устройства и со вторым входом корректора.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3623155, кл. G 06 F 11/00, 1971.

2. Авторское свидетельство СССР № 572829, кл. G 08 С 1/10, 05.11.75 (прототип).