Программное устройство выдержки времени

 

(F1173! 490

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 09.11,77 (21) 2541892/24-07 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 30.04.80. Бюллетень № 16 (45) Дата опубликования описания 30.04.80 (51) М. Кл. Н 01Н 47/18

Гоеударстееииый комитет (53) УДК 621.314.878 (088.8) по делам извбретеиий и открытий (72) Автор изобретения

Г. Ш. Нисман (71) Заявитель

Специальное конструкторское бюро Производственного объединения «Виброприбор» (54) ПРОГРАММНОЕ УСТРОЙСТВО В ЫД Е Р)К К И

ВРЕМЕНИ

Изобретение относится к радиоэлектронике, в частности к устройствам выдержки времени, и может использоваться в системах релейной автоматики.

Известны реле времени, содержащие задающий . конденсатор, согласующее устройство, сравнивающее устройство, делитель опорного напряжения, ключ, триггер режимов, триггер обнуления, источники эталонного зарядного и разрядного токов, два диода (1).

Недостатком известных реле времени является недостаточная точность выдержки времени из-за нестабильности опорного уровня и сложность получения одновременной расстройки по всем выдержкам при организации программы выдержек.

Известно также реле времени, являющееся наиболее близким по технической сути к предлагаемому изобретению, содержащее задающий конденсатор, подключенный через согласующий блок ко входу сравнивающего блока, другой вход которого подключен к делителю опорного напряжения, при этом параллельно одному из плеч делителя подключен ключ, управляющий вход которого соединен с прямым выходом триггера режимов, счетный вход последнего соединен с выходом схемы сравнения, источники эталонного зарядного и разрядного токов, подключенные параллельно задающему конденсатору, диоды, подключенные к задающему конденсатору, первый с прямого выхода триггера обнуления, а второй с выхода схемы совпадения, первым входом соединенного с пнверсным выходом триггера режимов, а вторым с прямым выходом триггера обнуления, второй ключ на транзисторе (2).

10 Указанные реле времени также не позволяют получить одновременную расстройку по всем выдержкам при организации программы без существенных усложнений.

15 При организации программы выдержек, когда время каждой выдержки определяется разностным током через задающий конденсатор, переключение позиций выдержек осуществляется дискретным изменением величин разрядного эталонного тока, т. е. дискретным изменением режима источника эталонного разрядного тока. Следовательно, одновременная расстройка возможна . при синхронном изменении величин регулирующих элементов источника, что крайне неудобно и сложно, в особенности при изменяющейся расстройке.

Цель изобретения — обеспечить возможность одновременной перестройки по всем

30 выдержкам программы.

731490

Это достигается тем, что устройство, содержащее задающий конденсатор, подключенный параллельно источнику эталонного зарядного тока и источнику эталонного разрядного тока с переключателем выдсрэкек времени и через согласующий блок, связанный с входом схемы сравнения, другой вход которой подключен к делителю опорного напряжения, при этом параллельно одному из плеч делителя подключен первый транзистор, база которого присоединена к прямому выходу триггера режимов, счетный вход которого соединен с выходом схемы сравнения, два диода, один из которых анодом подключен к задающему конденсатору, катодом к схеме совпадения, а другой катодом к задающему конденсатору, анодом к прямому выходу триггера обнуления, входы которого соединены с ключами управления, а инверсный выход подключен к схеме совпадения, которая подключена также к выходу триггера режимов, вход которого подключен к одному из ключей управления, и второй транзистор, снабжено регулируемым делителем, включенным между согласующим блоком и схемой сравнения и подключенным к коллектору второго транзистора, база которого соединена с базой первого транзистора.

На чертеже представлена схема предлагаемого устройства.

Программное устройство содержит задающий конденсатор 1, источник 2 эталонного зарядного тока, источник 3 эталонного разрядного тока с переключателем выдержек, согласующий блок 4, схему 5 сравнения, делитель 6 опорного напряжения, состоящий из резистора 7 и стабилитронов 8 и 9, первый транзистор 10, триггер 11 режимов, диоды 12 и 13, триггер обнуления 14, схему совпадения 15, второй транзистор 16, регулируемый делитель 17, ключи управления 18 и 19.

Устройство работает следующим образом.

При замыкании ключа 19 триггер 14 принимает состояние, при котором конденсатор

1 заряжается через диод 12 до некоторого максимального значения, а триггер 11 принимает исходное состояние, при котором транзисторы 10 и 16 закрыты и на выходе схемы совпадения 15 логическая «единица», отключающая диод 13. На выходе делителя 6 устанавливается уровень, равный .акоп.1 — ст.1 + " ст,2i где U 1 и U„2 — напряжения стабилизации стабилитронов 8 и 9 соответственно.

Коэффициент передачи делителя 17 равен 1, так как транзистор 16 закрыт.

После замыкания ключа 18 сигналы на входе схемы совпадения совпадают и становятся равными но величине логической

«единице», а диод 13 открывается, обеспечивая разряд конденсатора 1, При дости10

50 женин напряжением на выходе согласующего блока 4, делителя 17 первого опорного уровня. U« 1 схема сравнения 5 опрокидыгается и запускает триггер 11. Транзисторы 10 и 16 закрываются. На выходе делителя опорного уровня 6 устанавливается

ВтОрОй ОПОрНЫй урОВЕНЬ, раВНЫй Сод 2 ——

= 1 ..11-+- U«, 1, где Рост 1 — остаточное напряжение на транзисторе 10. Сигналы на входе элемента совпадения становятся разными и диод 13 отключается. Теперь конденсатор 1 разряжается только разностным током источников 2 и 3. При достижении напряжением на входе схемы сравнения 5 второго уровня триггер 11 опрокинется второй раз. Время между двумя опрокидываниями триггера 11 и является выдержкой времени позиции программы. Выдержка времени определяется током через задающий конденсатор и уровнями напряжения U1 и U2, между которыми происходит заряд разностным током источников 2 и 3.

Первый уровень U1 совпадает с первым опорным уровнем Uorr ь а второй 14, учитывающий коэффициент передачи делителя

17 и второй опорный уровень U,, 2, получаЮТ из Выражения U2. К+ биост. 2 — с от. 1+

+ 7ост. ь где К вЂ” коэффициент передачи делителя

17;

Uoo 2 — остаточное напряжение ключа

16: ст.1 биост.l ост.2

2 К

При выборе транзисторов с идентичными параметрами влияние остаточного напряжения может быть сведено к минимуму.

Одновременная расстройка всех позиций выдержек программы осуществляется изменением коэффициента передачи делителя

17, т. е. одним регулировочным элементом, что упрощает устройство и расширяет область его применения.

Формула изобретения

Программное устройство выдержки времени, содержащее задающий конденсатор, подключенный параллельно источнику эталонного зарядного тока и источнику эталонного разрядного тока с переключателем выдержек времени и через согласующий блок, связанный с входом схемы сравнения, другой вход которой подключен к делителю опорного напряжения, при этом параллельно одному из плеч делителя подключен первый транзистор, база которого подключена к прямому выходу триггера режимов, счетный вход которого соединен с выходом схемы сравнения, два диода, один из которых анодом подключен к задающему конденсатору, катодом к схеме совпадения, а другой — катодом к задающему конденсатору, анодом — к прямому выходу триггера обнуления, входы которого соединены с

731490

Составитель Е. Калинкин

Техред В. Серякова

Корректоры: В. Дод и P. Беркович

Редактор О. Стенина

Заказ 762/7 Изд. № 290 Тираж 857 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ключами управления, а инверсный выход подключен к схеме совпадения, которая подключена также к выходу триггера режимов, вход которого подключен к одному из ключей управления, и второй транзистор, о тл и ч а ю щ е е с я тем, что, с целью одновременной перестройки ко всем выдержкам программы, оно снабжено регулируемым делителем, включенным между согласующим блоком и схемой сравнения и подключенным к коллектору второго транзистора, база которого соединена с базой первого транзистора.

Источники информации, 5 принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 566274, кл. Н OIH 47/18, 1976.

2. Авторское свидетельство СССР по заявке № 2353111/21 от 31.01.77, кл.

10 Н OIH 47/18, 1976.