Устройство для деления

 

Союз Советски к

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

% ." c (61) Дополнительное к авт. свил-ву(22) Заявлено 20. 12,77 (2}) 2557028/18-24

Q 06 F7/3S с присоединением заявки .%

Государственный комитет (23) Приоритет оо делам нзобретеннй н открытий

Опубликовано(:)5 05.80. Бюллетень Ж 17 (53) УДК 681. .325(088.8) Дата опубликования описания 08.05.80

Э. В, Лысенко, В, А, Попов, М. Н, Артеменко и В. А, Дергачев (72) Авторы изобретения (71) Заявитель

Хар ьковский авиационный институт (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

Изобретение относится к цифровой вычислительной технике и может быть использовано в арифметических устройствах цифровых машин.

Известны устройства для деления, использующие итеративные методы, в

5 состав оборудования входят входные и выходные регистры, блоки управления, дешифраторы множителя, блоки формиро вания и суммирования произведений, бло10 ки определения начального приближения к обратной величине аргумента $15

При этом на реализацию вычислений требуется значительное время, так как в каждом цикле вычислений необходимо пос- ледовательное выполнение нескольких итер аций, Наиболее близким к изобретению является устройство для деления, содержащее регистры делимого, делителя и частногî j блок формировании н суммирования частичных произведений, блок управления и блок нахождения начального приближения к обратной величие делителя, реализующее операцию деления посредством умножения на обратную величину P2)

Но и такое устройство для вычисления обратной величины аргумента требует нескольких итераций, и в каждой итерации нужно выполнить по крайней мере два умножения.

11ел ь изобретения — повышение быстр одействия.

Для достижения поставленной цели в устройство для деления, содержащее регистры делимого, делители и частного, блок формирования и суммировании частичных произведений и блок управления, причем выходы регистра делимого стодключены к первой группе входов бттока формирования и суммирования частичных произведений, выходы блока формирова» нии и суммировании частичных произведений подключены к входам регистра часч» ного, введены дешифратор и односторонняя память, входы которой соединены с вйходами дешифратора, входы которого подключены к выходам старших разрядов

732 р» гистра делителя, выходы регистра делителя подключены ко второй группе входов блока формирования и суммирования частичных произведений, третья группа входов которого соединена с выходами односторонней памяти, управляющие входы односторонней памяти и блока формирования и суммирования частичных произведений подключены к выходам блока упр а вп ения. 10

На чертеже представлена блок-схема ус тр ойства. устройство содержит регистр делителя 1, регистр делимого 2, регистр частного 3, блок управления 4, блок 5 формирования и суммирования частичных произведений, блок 6 односторонней памяти и д еш ифр а тор 7, Дешифратор 7 предназначен для преобразования старших разрядов делителя в начальный адрес массива коэффициентов полинома, выполняющего аппроксимацию интервала, содержащего делитель, Этот массив хранится односторонней памятью

6, Число обрабатываемых старших разря25 дов делителя (число входов дешифратора 7 ) зависит от числа участков разбиения по следующей формуле:

=1ао N

РозР.дет. 2. Уцс сткОВ 30

Рассмотрим работу устройства для

p,ånåHèÿ.

Деление начинается с вычисления обратной величины J делителя Х . Для этого Х одновременно поступает ца вход блока 5 формирования и суммирования частичных произведений и дешифратора 7.

Дешифратор 7 производит анализ старших разрядов делителя Х, формируя адрес первого коэффициента, допустим Оп

Блок 6 односторонней памяти засылает атот коэффициент в блок 5 формирования и суммирования частичных произведений, Блок 5 производит перемножение этого коэффициента на делитель Х, формируя

I промежуточный результат М, Z =О„х .

Затем блок 6 засылает в блок 5 формирования и суммирования частичных произведений следующий коэффициент О

Блок 5 производит сложение атого коэф-, >0 фициента с промежуточйым результатом 7.

2.„=2„+aÄ<

Полученная величина Z „в блоке 5 умножается опять на делитель Х, полу55 чая новый промежуточный результат 7 .

У =2„х

Далее блок 6 засылает в блок 5 формирования и суммирования частичных

865 1 произведений следующий коаффициент О„,, который суммирует с промежуточным ре( зультатом Е

2 -- Z.

Операции повторяются в цикле до тех пор, пока не будет подсчитано значение полинома и -й степени (Z -- 1/Х ) . и

В заключение блок 6 односторонней памяти производит умножение 1/х íà Н, реализуя таким образом операцию деления.

Устройство реализует отыскание обратной величины по отличному от итерационных алгоритму путем вычисления значений аппроксимирующих полиномов кусочно-полиномиального приближения функы1ональной зависимости 1/Х и при небольших степенях полиномов (n =-2-:5) обладает большим быстродействием, чем прототип, В известных устройствах деления на реализацию операции деления требуется„ — одна операция умножения на реали.п зацию собственно перемножения N — по крайней мере одна операция умножения и одно.. вычитание для отыскания начального. приближения; — две операции умножения и операция вычитания для реализации одной итерации.

Количество итераций зависит от необходимой точности и, например, для обеспечения точности вычислений с 16-ю

-5 двоичными разрядами (f 1,5 10 ) тре буется две итерации. С учетом этих итераций для получения указанной точности необходимо шесть операций умножения и шесть операций вычитания.

В предлагаемом устройстве для реализации деления при аппроксимации — на

1 х интервале 1/2; 1) полиномами 2-й степени требуется 3 умножения и 2 сложения (для обеспечения точности 16 дв. разрядов исходный интервал делителя на

16 подинтервалов, общее количество коэффициентов 48), при аппроксимации полиномами 1-й степени требуется 2 операции умножения и одно сложение (при той же точности количество разбиений -64, число запоминаемых коэффициентов 128).

Быстродействие реализации операции деления возрастает почти в 2 раза для первого и в 3 раза для второго случая соответственно, Максимальная методическая погрешность приведенного кусочно-полиномиального приближения с равномерной нормой значительно меньше требуемой

Л =4,55 10 5(L = (5.10-5 и 46

732865

Составитель В. Березкин редактор С. Головенко Техред Э. Чужик Корректор Г. Назарова

Заказ 17 37/38 Тираж 751 Подписное

ЫНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5 филиал ППП «Патент", r. Ужгород, ул. Проектная, 4 фор мула изобретения

Устройство для деления, содержащее регистры делимого, делителя и частного, блок формирования и суммирования частичных произведений и блок управления, причем выходы регистра делимого подключены к первой группе входов блока формирования и суммирования частичных произведений, выходы блока формирования и l0 суммирования частичных произведений подключены к входам регистра частного, от л ичаюшееся тем, что, с целью повышения быстродействия, в устройство введены дешифратор и блок односторонней па15 мяти, входы которой соединены с выходами дешифраторр > входы которого подключены к выходам старших разрядов регистра делителя, выходы регистра делителя подключены ко второй группе входов блока формирования и суммирования частичных произведений, третья группа входов которого соединена с выходами блока односторонней памяти, управляющие входы односторонней памяти и блока формирования и суммирования частичных произведений подключены к выходам блака управления.

Источники информации принятые во внимание при экспертизе

1. Карцев М. А. Арифметика цифровых машин. М., «Наука", 1969> с 532-536.

2. Авторское свидетельство СССР

Ж 305475, кл. С 06 Р 7/52, 1969 (прототип).

Устройство для деления Устройство для деления Устройство для деления 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Изобретение относится к области структурного распознавания образцов и может быть использовано в автоматизированных системах оперативной диагностики технического и функционального состояний многопараметрического объекта по данным измерительной информации, а также в системах идентификации, распознавания, контроля и диагностики технического и функционального состояния изделий авиационной и космической промышленности, энергетике, магистральных трубопроводов и т.п

Изобретение относится к вычислительной технике и преимущественно может найти применение при автоматизированном составлении расписаний работы детерминированных систем конвейерного типа, широко используемых в настоящее время на производстве, транспорте, учебном процессе, военной области, науке, например статистическом моделировании (по методу Монте-Карло), и в других областях, где технологические процессы представляют собой конвейерные системы

Изобретение относится к области вычислительной техники и техники передачи дискретной информации

Изобретение относится к области вычислительной техники и техники передачи дискретной информации
Наверх