Реверсивный сдвигающий регистр

 

<» 734809

ОП ЫСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик а 1

3 (61) Дополнительное к авт. свид-ву— (22) Заявлено 10.05.77 (21) 2483270/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл (53) УДК 681.327. .26 (088.8) G 11 С 19/00

Государственный комитет

СССР

Опубликовано 15.05.80. Бюллетень № 18 по делам иэабретений и атнрытий

Дата опубликования описания 25.05.80 (72) Автор изобретения

А. П. Смирнов (71) Заявитель (54) РЕВЕРСИВНЫЙ СДВИГАЮЩИЙ РЕГИСТР

Изобретение относится к вычислительной технике и цифровой автоматике и может быть использовано для построения регистров в цифровых вычислительных машинах и приборах дискретного действия.

Известны схемы регистров сдвига, выполненные на логических элементах И-НЕ, каждый разряд которых состоит из основного и вспомогательного триггера и элементов, с помощью которых осуществляется стробирование продвижения, информации (вентили, управляющие триггеры и т. д.). В зависимости от варианта построения подобные разряды регистра содержат от 8 до

5 элементов И-НЕ (1) .

Недостатком известных регистров сдвига является наличие большого количества элементов в одном разряде.

Известен реверсивный регистр сдвига, разряд которого содержит два коммутационных триггера, триггер памяти и логический элемент И-НЕ (2).

Недостаток данного регистра — большое количество элементов И-HE (в одном разряде 7,, а также невозможность установа регистра в «1» при 4-х управляющих цепях: «Сдвиг вправо». «Сдвиг влево», «Такт», «Сброс».

Наиболее близким по технической сущ- ности и схемному решению к данному изобретению является сдвиговый регистр, содержащий в каждом разряде регистра элементы памяти, каждый из которых состоит из четырех элементов И-НЕ, входы которых подключены к соответствующим тактовым шинам, а первый и третий элементы И-НЕ соединены соответственно со вторым и четвертым элементами И-НЕ триггерной связью, и первый входной элемент И-НЕ, соединенный триггерной связью, с первым элементом И-НЕ первого элемента памяти (3).

Недостаток указанного регистра — большое количество элементов в каждом разряде регистра (в одном разряде 5 элементов И-НЕ).

Цель изобретения — упрощение схемы регистра.

Поставленная цель достигается тем, что регистр содержит второй входной элемент

И-НЕ, соединенный триггерной связью с четвертым элементом И-НЕ последнего элемента памяти, второй и третий элементы И-НЕ

734809

/ каждого элемента памяти соединены триггерной связью, а четвертый элемент И-НЕ каждого элемента памяти, кроме последнего, соединен триггерной связью с первым эле-. ментом И-НЕ последующего элемента памяти. . -=--.:.—:: .;На чертеже представлена схема и-разрядного реверсивного сдвигающего регистра.

Реверсивный сдвигающий регистр содержит и разрядов, каждый из которых состоит из четырех логических элементов И-HE

1, 2, 3, 4,образующих основной (элементы 1, 2) и дойолнительный (элементы 3, 4) триггеры, и входной элемент приема информации на выходе регистра 5, и элемент приема информации на входе регистра 6. Элементы

1 и 2, 3 и 4, 2 и 3, 4-й предыдущего и 1-й последующего разряда, а также 6-й и 1-й первого разряда, 5-й и 4-й и-ro разряда соединены между собой попарно триггерными связями. На входы элементов 1, 2, 3, 4 подается одна из последовательностей так-:,--- -,----товых импульсов соответственно T>, T>, Тз, Т последовательность подачи которых определяет направление сдвига информации в регистре.

Для сдвига вправо «О» подается поочередно на входы Т, Тг, Тз, Ть для сдвига влево — на входы Ть Тз, T z, Т .

Установ регистра в «0» осуществляется путем одновременной подачи сигнала «О» по входам Т Тз, установ в «1» — по входам Та, Т .

В результате выполнения команды «Установ в «О» на выходе нечетных элементов регистра устанавливается «1», а на выходе четных — «О». В результате выполнения команды «Установ в «1» на выходе нечетных элементов устанавливается «О», а на выходе четных — «1».

При сдвиге информации вправо для записи в первый разряд «1» на вход элемента

6 подается «О» во время воздействия «О» по входу Т 2.

Для записи в первый разряд «О» на вход элемента 6 в течение всего цикла сдвига подается «1». На вход элемента 5 при сдвиге вправо подаются тактовые импульсы Т .

При сдвиге влево для записи «О» в последний разряд регистра на вход элемента 5 подается «О» во время воздействия «О» по

4 входу Ts для записи «1» на вход элемента

5 в течение всего цикла сдвига подается «1».

На вход элемента 6 при сдвиге влево подаются тактовые импульсы Т .

Подача на входы элементов 5, 6 входного сигнала или Т,. Т» в режиме реверсирования может осуществляться, например, с помощью электронного коммутатора.

При записи в разряды регистра одинаковой информации (одних «О» или «1») «О» и

«1» на выходах элементов чередуются и каждая «1» на выходе элемента поддерживается двумя «О» на его входе с выходов двух соседних элементов, Поэтому подача

«О» поочередно на входы Т», Т, Тз, Т приводит к изменению информации на выходе только на время воздействия тактового импульса, так как «О» по входу тактовых импульсов переводится в «1» только один из

«О», удерживающих «1» на выходе; По окончанию воздействия ф)» по входу тактовых импульсов на входах элемента установятся

«1», а на выходе этого элемента восстановится «О».

На границе перехода от «О» к «1» в двух смежных элементах (нечетном и четном) устанавливается «1». Например, на выходе элементов 3 и 4 первого разряда (cM. таблицу состояний цикл 2, Тз=О). При этом «1» поддерживается сигналом «О» лишь от одного смежного элемента: «1» на

S0 выходе элемента 3 сигналом «О» с выхода элемента 2, «1» на выходе элемента 4—

«О» с выхода первого элемента следующего разряда. В этом случае в зависимости от того, какой придет очередной тактовый им35 пульс, зависит что осуществится — сдвиг перехода от «О» к «1» вправо или влево.

Действительно, если поступит «О» на вход

Т элемента 1 второго разряда, то на его выходе сигнал изменится с «О» на «1», что вызовет появление «О» на выходе элемента р 4 первого разряда, который обеспечит сох-, ранение «1» на выходе элемента 1 второго разряда и после окончания «0» на входе Т«.

Тем самым переход от «О» к «1» сместится

1 вправо на два элемента. Аналогично, в случае прихода «О» по входу Та сигнал на вы45 ходе элемента 2 первого разряда изменится с «0» на «1», появится «О» на выходе элемента 3 и зафиксирует «1» на выходе элемента 2. Переход от «О» к «1» сместится влево.

734809 цикл скви

N эв тв, ! О 1 О ) О 1 О 1 О 1 0 !

J 1 3. 1 О

О 1 ) 1 1 О 1 О !

О J О 1 О 1 О 1 О 1

О J ) 1 О 1 1 1 О 1

<) 1 О О 1 О 1 О 1

<) ) О ) J О I ) О I 1 <

1 1 ) О

О 1 1 1 ) О 1 О

О 1 О 1 О 1 О ! О 1 ) О 1 ) 1 О 1

) > <, V 3 О

О 1 1 О 1 1 О

1 3 1 О 1 0 1 О

О 1 1 1 I О О 1

О ) 1 О 1 0 1 О

О 1 ) O О 1 1 О

О 1 О ) 1 О 1 1 О

О 1 1 О 1 О 1 О

О 1 О 1 1 О

О 1 1 О 1 О

О 1 О 1 1 О

С ) 1 О 1 1 О

О 1 1 1 1 0 1 1 О

1 1 1 О 1 1 О 1 О

1 1 О 1 1 3... О 1 1 О 1 О .1

О 1 1 1 1 О

О 1 О 1 О 1 1 О 1

1 О 1 1 1 О 1 1 О 1

1 1 1 О J О 1 О 1 3 О 1 О 1 О 1 О 1 О

Уст. 0" р 1 р 1 1 р

О 1 О 1 О 1 О 1 О 1

1 О 1 1 1 О 1 1 1 О 1 1 1 О 1 1 1 О

1 1 О 1 1 О

1 О 1 0 1 О, 1 О 1 P 1 О 1

О 1 О 1 1 О 1 О 1 О 1 О 1 О 1 О

Уст. 1 1 p )

О 1 1

1 О 1

1 1 О

1 1 О 1 1 О

1 1 О 1 1 О

1 1 1 О 1 1 1 О !

1 О 1 О 1 О 1 О 1 0

) 1 О 1 О ) 1 О 1 ) 1 О 1 .1 1 О

Формула изобретения! О J О J О 1 1

1 <> 1 ) О !

1 О ! 1 О 1 ) О

1 О ) О 1 0 J

1 О 3 < I О 3 1

1 1 О 1 1 1 О 1

1 1 1 О 1 1 О 1 О

1 О 1 1 О 1 О 1 0

1 1 О 1 1 1 О 1 1

1 О 1 1 1 О 1 1 О

1 1 О 1 1 О 1 <> 1

По таблице состояний можно проследить и выполнение сдвига переходов от «1» к «О».

При сдвиге вправо элемент 6 и элемент 1 первого разряда образует триггер приема информации. Триггер приема информации сбрасывается в «О» подачей «О» по входу Т1

ЕсЛи подачей «О» на вход элемента 6 в момент поступления «О» по входу Т2 триггер приема информации не перевести в состояние «1» то подачей «О» поочередно на входы Т>), Т< «0» будет переписан в первый 4т разряд. Если же триггер приема информации переведен в состояние «1» то подачей «0» поочереднЬ на входы Т2, Т4 «1» с триггера приема информации перепишется в первый разряд и далее.

Аналогично осуществляется запись, информации в регистр при сдвиге информации влево. При этом информация подается на вход элемента 5, который образует с элементом 4 последнего разряда регистра триггер приема информации. Сбросовым импуль- л сом для данного триггера являются Т* устанавливающие его в состояние «1». Сдвиг

«О» влево осуществляется поочередной подачей «О» на входы Тз, Т<, а сдвиг «1»вЂ” на входы Т* Т2.

Использование предлагаемого реверсивного сдвигающего регистра. позволяет упростить схему регистра за счет уменьшения количества элементов на один разряд до четырех, при этом повышается надежность регистра; расширить функциональные возможности регистра, а именно осуществляется сдвиг информации как вправо, так и влево, что достигается изменением очередности подачи тактовых импульсов; информацию считывать с регистра со сдвигом в 1/4 периода с надежным охватом стробирующего импульса; осуществлять выполнение операций «Установ в «О», «Установ в «1» путем изменения очередности подачи тактовых импульсов.

Реверсивный сдвигающий регистр, содержащий элементы памяти, каждый из которых состоит из четырех элементов И-НЕ, 734809

1 1 1 - р р . рады, "-è ряд

Вых.,О I Вых„Т I ВЫх.01 алых„/ Вых„ Вых4 I Вых.О алых„Г йых,,О I ВыхЯ алых,O, Вых,Т

ТТ

Тг

Т5

Тч

Составитель Л. Ушаков

Редактор Н. Горват Техред К. Шуфрич КорректорТ. Скворцова

Заказ 2234/16 Тираж 662 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113 035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал Г1ПП «Патент», г. Ужгород, ул. Проектная, 4 входы которых подключены к соответствующим тактовым шинам, а первый и третий элементы И-НЕ соединены соответственно со вторым и четвертым элементами И-НЕ триггерной связью, и первый входной элемент

И-НЕ, соединенный триггерной связью с первым элементом И-НЕ первого элемента памяти, отличающийся тем, что, с целью упрощения регистра, он содержит второй входной элемент И-НЕ, соединенный триггерной связью с четвертым элементом И-НЕ последнего элемента памяти, второй и третий элементы И-НЕ каждого элемента памяти соединены триггерной связью, а четвертый элемент И-НЕ каждого элемента памяти, кроме последнего, соединен триггерной связью с первым элементом И-НЕ последующего элемента памяти.

$ Источники информации, принятые во внимание при экспертизе

1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., 1975, с. 136 — 148.

2. Авторское свидетельство СССР

to № 285054, кл. G 11 С 19/00, 1970.

3. Авторское свидетельство СССР № 343307, кл. G 11 С 19/00, 1972 (прототип).