Устройство для контроля ферритовых матриц

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцмалмстмческик

Респубпмк о» 736176 (6l ) Дополнительное к авт. свил-ву (22) Заявлено 14.02.75 (21) 2104710/ 4 (5! )М. Кл.

С 11 r 29/00 с присоединением заявки pk—

Гвсудврстввннмй комнтет (23) Приоритет во делам изобретений н открытнй

Опубликовано 25.05.80. Бюллетень Х 1 1 (53) УДК

6 6.327.66

{088.8) 3,ата опубликования описания 28.05.80

В. Д. Яновский, А. И. Волох н Н. И. Холохо IQB (72) Авторы изобретения

Научно-исследовательский институт управляюцвтх вычислительных м;шшн (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФЕРРИТОВЫХ МАТРИЦ

Изобретение относится к вычислительной технике и предназначено для контроля ферритовых матриц.

Известно устройство для контроля запоминающих матриц оперативной памяти, содержащее блок управления, блок регистра адреса, блок дешифраторов, прижимное приспособление для проверяемой ферритовой матрицы, блок контроля, блок усилителей считывания, формирователи тока (1). 0

Наиболее близким техническим решением к изобретению является устройство, которое содержит блок управления, соединенный с регистрами адреса, дешифраторами, усилителями считывания, блоком сравнения, блоком

35 многокаскадных генераторов тока, коммутаторами и блоком выполнения диагностических тестов, и шаблон для контролируемой ферритовой матрицы, соединенный с коммутаторами и усилителями считывания (21.

Однако отсутствие автоматической регистрации результатов контроля снижает быстродействие и надежность этого устройства, кроме того, о»о позволяет определить область хранения информации (ОХИ) контролируемых фсрритовых матриц только по четырем точкам, что снижает качество проверки матриц.

Целью изобретения является повьшгение быстродействия и надежности устройст.ва.

Это достигается тем, что устройство для контроля ферритовых матриц содержит блок задания и анализа режимов, входы которого соединены с выходом блока выполнения диагностических тестов и блока сравнения, а выходы — с входами многокаскадных генераторов тока и блока управления, и блок регистрации результатов контроля, входы которого подключены к выходам регистра адреса блока управления, блока сравнения, блока выполнения диагностических тестов и к второму выходу блока задания и анализа режимов, а выход соединен с регистрирующим прибором.

HJ чертеже представлена блок-схема устройства.

Она содержит блок управления 1, регистрируюший прибор (РП) 2, блок 3 регистрации результатов контроля, регистры адреса 4, решифраторы 5, блок 6 выполнения диагности ес76 44

3 7361

Ких тестов, коммутаторы 7, шаблон 8, блок 9 задания и анализа режимов, многокаскад«ые генераторы токов 10, усилители 11 считывания, блок 12 сравнения.

Устройство работает следующим образом, При определении области хранения информашы (ОХИ) матриц оператор на панели управления устанавливает граничные значения токов,. программу проверки, вид диагностических тестов, вид области (полная или частичная ОХИ), способ выВода результатов проверки (автоматическая печать или ручная запись) и производит пуск устройства.

При этом блок управления ). вырабатывает

1 5 все необходимые сигналы запуска регистров адреса 4, дешифраторов 5, блока 3 регистрации результатов контроля (если он включен) блока 6 выполнения диагностических тес..ов н блока 9 задания и анализа режимов. В зависимости or заданного режима работы меняется уровень в блоке 9 задания и анализа режимов. первый уровень — при выполнении ручного режима проверки; j 1 второй уровень — при выполнении автоматического режима снятия (определеиия) частичной области по четырем точкам; третий уровень — при выполнении автоматического режима снятия (определения) пол- р ной области во всем диапазоне изменения токов.

При снятии частичной ОХИ матриц пс curtatty c блока управления 1 блок 9 задания и анализа режимов переходит во второй организационный уровень, в ием вырабатываются коды, определяющие значение токов для каждой из 4-х точек и последовательность их выполнения, З«ачения этих кодов поступавзт на миогокаскадиые генераторы тока 10, При снятии полной ОХИ блок 9 задания и -«ализа режимов переходит в третий организационный уровень, при этом производится запуск миогокаскадных генераторов тока 10 и через коммутаторы 7, в соответствии с адресом запоминающей ячейки, в контролируемую матрицу, установленную иа шаблоне 8, поступают импульсы адресных и разрядных токов, соответствующие номинальным значениям. Од«овремеино в блоке 9 задания и анализа режимов по сигналу иэ блока б выполнения диагностических тестов производится анализ выполнения программы при номинальных значениях токов и запись соответствующей информации (диагностического теста), Далее, в соответ. ствии с программой и способом снятия области (ОХИ}, запоминается код, соответствую ций максимальному значению тока, лри этом код номинального значения тока остается. Адресный ток соответствует максимаr!bному значению, а разрядный ток уме«ьшается с дискрет«остью, установлен«ой иа панели.

В каждом шаге изменения разрядного тока (при постоянном адресном) блок 9 анализирует информацию, поступающую с зяпомииаюших ячеек проверяемой матрицы.

Если поступают ошибки из блока сряниенля 12, характеризующие, что данное значение тока лежит за пределами устойчивой области хранения информации (УОХИ), то в блоке вырабатываются сигналы для дальнейшего обхода области. Затем при максимальном значении адресного тока происходит возрастание разрядного тока до максимального с установлен«ой дискретностью. В каждом шаге изменения тока блок 9 анализирует информацию с проверяемой матрицы, выделяя (если есть) значение токов, соответствующих УОХИ, После того,. как закончится один полный шаг автоматического программного изменения и формирования токов, то начинает выполняться второй и тд. полный шяг с той лишь разницей, что адресный ток уменьшается после каждого полного шага изменения разрядного тока на ту же дискретность, установленную.с панели управления.

Процесс выполнения полных шагов автоматического црограммиого изменения токов, обеспечивающий снятие полной УОХИ и ее реально существующей геометрической формы, выполняется до условия соответствия минимума адресного тока в УОХИ. На этом процесс снятия (определения) ОХИ заканчивается.

Как в случае снятия частичной, так и полной зоны, код с блока 9 задания и анализа режимов поступает на многокаскадные генераторы тока 10, формирующие по коду адресный и разрядный ток, который через коммутаторы 7 действует «а ферриты (запоминающие ячейки) проверяемой матрицы.

После усиления сигналов с проверяемой матрицы усилителями считывания 11 и анализа их блоком сравнения 12 обеспечивается обратная связь в устройстве, благодаря которой существует возможность иметь информацию о значении токов, амплитуде и форме считанного сигнала, характере ошибок с ферритов проверяемой матрицы адресов сбоев, диагностическом тесте и программе проверки.

При автоматической регистрации обеспечивается вывод всеч необходимой информации о значении токов, адресов сбоев и геометрической формы УОХИ иа регистрирующий прибор 2.

Технико-экономический эффект, создаваемый изобретением, заключается в том, что устройство для контроля ферритовых матриц позво736176 ляет повысить производительность труда при проверке, благодаря тому, что полностью автоматизирован процесс контроля ферритовых матриц, автоматическая регистрация результатов проверки позволяет повысить надежность и качество проверки.

Формула изобретения

Устройство для контроля ферритовых мат- 10 риц, содержащее блок управления, соединенный с регистрами адреса, дешифраторами, усилителями считывания, блоком сравнения,. блоком многокаскадных генераторов тока, коммутаторами и блоком выполнения диаг- 15 ностических тестов, и .шаблон для контролируемой ферритовой матрицы, соединенный с ком-. мутаторами и усилителями считывания, о тл и ч а ю щ е е с я тем, что, с целью повыщения быстродействия и надежности устройства, оно содержит блок задания и анализа режимов, входы которого соединены с выходом блока выполнения диагностических тестов и блока сравнения, а выходы с входами многокаскадных генераторов тока н блока управления, и блок регистрации результатов контроля, входы которого подключены к выходам блока регистрации адреса, блока управления, блока сравнения, блока выполнения диагностических тестов и к второму выходу блока задания и анализа их режимов, а выход соединен с регистрирующим прибором. — Источники информации, . принятые во внимание при экспертизе

1. Авторское свидетельство СССР и 3811100, кл. 6 11 С 29)00.

2. Авторское свидетельство СССР Р 376813, кл. С ll С 29/00 (прототип).

736176

Составитель В. Гуркина

Техред А.@еланская

Корректор М.Вигула

Редактор Е, Гончар

1ираж бб2 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 2434!41

Филиал ППП "Патент", г. Ужгород, ул. Проектная. 4

Устройство для контроля ферритовых матриц Устройство для контроля ферритовых матриц Устройство для контроля ферритовых матриц Устройство для контроля ферритовых матриц 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх