Устройство для ввода информации

 

73 7

Цель изобретения - повышение быстро,цействия устройства.

Поставленная цель достигается тем, что в устройство введейы блок буферной памяти и два блока сравнения, причем тактирующие входы второго в третьего блОков сравнения соединенй 5 с выходом блока синхронизации и через .первый элемент И группы с тактирующим входом блока буферной памяти, первый выход которого соединен, соответственно, через второй, третий и t0 четвертый элементы И группы с адресным и информационным входами блока памяти и адресным входом блока оконечного преобразования, первые информационные входы второго и третьего блоков сравнения йодклюЧены К выходу блока сопряжения с линией связи, входу блока буферной памяти и через пятый элемент И группы к адресному входу блока оконечного преобразования, управляющие входы второго и третьего блОков сравнения соединены с выходом блока инфазирования.и через шестой элемент И группы со вторым входом блока сопряжения с линией связи, а выходы с четвертым и пятым 25 входами блока управления, командный

:.выход которого подключен к управляющему входу блока буферной памяти, вторым выходом подключенного ко второму информационному входу третье- ЗО го блока сравнения и через седьмой элемент И группы - к адресному входу блока памяти,.выход которого соединен со вторыми информационными входами йервого и второго блоков сравнения к, соответственно, через восьмой и девятый элемейты И группы — к информационному входу блока памяти и адресному входу блока оконечного преобразования.

На чертеже изображена блок-схема устройства-.

Устройство содержит периферийные устройства 1 контролируемых объектов подключенные через линию 2 связи к устройству 3 для ввода информации, 45 включающему группу 4 элементов И, блок 5 сопряжения с линией связи, бЛок 6 синхронизации, блок 7 инфаэирования, блок 8 буферной памяти, первый 9, второй 10 и третий. 11 блоки $0 сравнения, блок 12 управления, блок

13 памяти, блок 14 оконечного преобразования, блок 15 дешифрации и элементы:H 16-24 группы 4 элементов И.

Блек, 9 формируют сигнал на своем выходе и в случае неравенства операндов, направляемых на его информационные входы, а блоки 10 и 11 ФормируюТ сигналы на своих выходах в случае, если разность операндов подаваемых на их первые и вторые информационные,,60 входы имеет положительный знак. Блок

15 формИрует на своем выходе сигнал при поступлении íà его вход кода, не используемого в,качестве адресного и содержащего только единичные символыб5

941 4

Устройство Работает следующим образом.

В процессе работы системы блоком

6 постоянно осуществляется генерация последовательности синхроимпульсов, поетупающих на входы соответствующих блоков устройства, а также через блок 5 и линию 2 связи на входы всех подключенных к линии периферийных

Устройств 1, выполняя синхронизацию их работы. Блоком 7 осуществляется постоянная генерация последовательности синхронизирующих импульсов, также поступающих на входы соответствующих блоков устройства 3, и через. блок 5 сопряжения и линию 2 связи на входы периферийных устройств 1.

При этом период следования синфазирующих импульсов кратен периоду следования синхроимпульсов, причем интервал между двумя соседними синфазирующими импульсами образует такт работы устройства, а содержащееся в одном такте число синхроимпульсов равно значности адресных кодов периферийных устройств 1.

Предположим, что в линии 2 связи подключенно п периферийных устройств

1, причем и меньше N, где N — максимальное количество периферийных устройств 1, которое вообще может быть подключено к системе при условии, что адресные коды всех этих, устройств отличаются друг от друга, и, кроме того; никаких сигналов от контролируемых объектов на входы периферийных уплотнительных устройств

1 не поступает.

Пусть в пределах некоторого такта по линии 2 связи не передается ни одного сигнала (передается нулевой адресный код) . Этот факт регистрируется всеми периферийными устройствами 1, после чего в следующем также каждым из этих устройств в линию 2 связи начинает в последовательной форме старшими разрядами . вперед вйводиться его адресный коД.

При этом каждым из периферийных устройств 1 осуществляется посимвольное сравнение формируемого км кода с кодом, реально передаваемым по линки 2 связи, и в случае обнаружеИия на любой иэ временных позиций кода импульса в линии 2 связи при отсутствии импульса на выходе устройства формирование кода этим устройством прекращается.

Таким образом, к концу такта передачу адресного кода прекращают все периферийные устройства 1, за

-исключением одного, имеющего максимальное числовое выражение адресного кода, причем именно этот код и передается по линии 2 связи в данном такте. „, В следующем такте все периферий- ные устройства 1 вновь осуществляют

737941 6

В ячейке с нулевым. номером оказывается записанным код, передаваемый в составе цикла первым. В ячейке с номером, равным наименьшему из передаваемых пс линии связи в данном цикле кодбв, оказывается записанным нулевой код.

В ячейках блока 8 к началу очередного такта оказываются записанными коды, соответственно, переданные по линии 2 связи в только что окончившемся такте и в предшествующем ему такте, 60

65 формирование своих адресных кодов, эа исключением устройства, код которого был передан в предыдущем такте и которое теперь прекращает формирование своего адресного кода вплоть до очередной передачи по линии 2 свйзи нулевого кода. Взаимодействие остальных периферийных устройств 1 в этом такте, осуществляется так же, как и в предыдущем, в резуль.тате чего по линии 2 связи в данном такте передается адресный код устройства, имеющего второе по величине среди подключенных в данный момент к линии 2 связи периферийных устройств 1 числовое выражение кода, после чего зто устройство также прекращает формирование своего адресного кода вплоть до очередной передачи по линии 2 связи нулевого кода. Процесс продолжается аналогичным образом до тех пор, пока по линии 2 связи передаются адресные коды всех периферийных устройств 1, подключенных в данный момент в системе. Сформированная таким образом группа адресных кодов образует цикл работы, системы, причем длительность этого цикла, выраженная в тактах, равна и. По окончании цикла все периферийные устройства 1 прекращают формирование своих адресных кодов, в результате чего в очередном такте по линии 2 связи передается нулевой код . и формирование цикла начинается сначала тем же образсм.

Предполагается, что в процессе передачи двух соседних циклов никаких изменений в составе подключенных к линии 2 связи периферийных устройств 1 не происходит, т.е. очередной передаваемый по линии 2 связи цикл адресных кодов ничем не отличается от предыдущего. В этом случае к началу очередного цикла в блоке 13, содержащем п ячеек, в каждой из ячеек, имеющей номер, равный числовому выражению одного из адресных кодов, участвующих в данный момент в формировании циклов, оказывается записанным код, передаваемый в данной структуре цикла вслед за данным кодом.

Перед началом такта блоком 12 формируются сигналы на его командных выходах, поступающие на элемент

И 17 и на вход считывания блока 13, в результате чего из ячейки с номером; равным коду передаваемому в предыдущем такте, считывается код, который должен быть передан в данйом такте, поступающий в последовательной форме в течение такта на вторые информационные входы блоков 9 и 1О.

На второй информационный вход блока 11 в течение такта выводится код, переданный по линии 2 связи тактом ранее.

В течение такта из линии 2 связи через блок 5 поступает адресный код, который вводится в первую ячейку блока 8, через первые информацион,ные входы в блок 9 и в блок 15.

Одновременно в блоке 8 осуществляется перенос кода, записанного в предыдущем такте в первой ячейке, во вторую ячейку, а кода, записанного во второй ячейке — в третью ячейку.

В момент формирования очередного синфазирующего импульса производится анализ, поступившего в приемное

Ф устройство 3, адресного кода. Поскольку цикл, передаваемый в данный момент времени по линии 2 связи, абсолютно идентичен циклу, переданному ранее,: код, принятый из линии 2 связи, оказывается равным коду, выведеийому из блока памяти 13.

При этом на выходах блоков 9, 10 и

ll и блока 15 никаких сигналов не формируется.. В этой ситуации на командных выходах блока 12 формируется сигнал, отпирающий элемент И 17, в результате чего, адресный код, принятый в данном такте из линии 2 связи, поступает-из первой ячейки блока 8 через первый выход на адресный вход блока 13; сигнал, поступающий на вход считывания блока 13, и результате чего с выхода этого блока в очередном такте считывается код, прием которого из линии 2 связи ожидается; сигналы, удерживающие в пре-, делах очередного такта. в закрытом состоянии элементы H 16, 18, 19, 2О, 21 и 24 и в открытом состоянии элементы И 22 и 23..

Таким образом работа устройства осуществляется до тех пор, пока сохраняется идентичность цикла адресных кодов по линии 2 связи предыдущему циклу. . При этом никаких сигналов на вход блока 14 оконечного преобразования не поступает °

-В процессе работы системы могут возникать следующие ситуации, вызывающие измерения в составе очеред- ного цикла:

737941

8 отключение от линии 2 связи одного или нескольких периферийных устройств 1; подключение к линии 2 связи од ного или нескольких периферийных устройств 1, отключенных ранее; отказ периферийного устройства 1, выражающийся в том, что оно продолжает формировать свой адресный код после .того, как он был передан по линии связи; поступление сигнала на вход одного из периферийных устройств 1 об изменении состояния контролируемого объекта.

Возникновение первой ситуаций означает„ что в некотором такте код, принятый из линии 2 связи ока.зывается меньше кода, прием которого ожидается. В этом случае в конце такта блоком 9 вырабатывается сигнал о неравенстве принятого и ожидаемого кодов, поступающий на вход блока 12. Блоками 10 и Хl и блоком 15 йикаких сигналов на их выходах по-прежнему не формируется.

При этом блоком 12 на его командных выходах формируются: сигнал, отпирающий элемент И Хб, в результате чего, код, принятый в предыдущем. такте, постулает из второй ячейки блока

8 через второй выход на адресный, вход блоха 13; сигнал, отпирающий элемент И 19; сигнал, поступающий на вход считывания блока 13, в ре- зультате чего, код, прием которого ожидается в данном. такте, поступает . на адресный вход блока 14; сигнал, отпирающий элемент И 19, в результате чего, код, принятый в данном такте из линии 2 связи, поступает

: иэ первой ячейки блока 8 через sire- мент И 19 в блок.13; сигнал, поступающий на вход записи .блока 13, в результате чего в ячейку с номером, равным, коду, принятому из линии 2 .связи в предыдущем такте, записывается код, принятый в данном такте.

На выходе блока 12- формируется сигнал, доступающий на признаковый . вход блока 14 и идентифицирующий факт отключения от линии 2 связи—

Периферийного устройства 1, адресный код которого введен в блок 14. Этот блок осуществляет индикацию принятых им сигналов.

Таким образом, в результате выпол нения операций адресный код отключившегося от линии связи периферийного устройства 1 вычеркивается из

,списка, заложенного в блоке па кяти 13.

Далее на командных выходах блока., 12 формируются сигналы, аналогичные ,случаю„когда изменений в цикле не обнаружено, и работа устройства продолжается опйсанным вьаае образом.

Возникновение второй ситуации означает, что в некотором такте, код, принятый из линии 2 св зи, оказывается больше кода, прием которого ожидаешься, но меньше кода, приэятого в предыдущем такте, В этом случае в конце такта блоком 9 вырабатывается сигнал о неравенстве принятого и ожидаемого кодов, а блоком 10 формируется сигнал о превышении принятым кодом величины ожидаемого кода. Блоки 11 и 15 никаких сигналов на своих выходах по-прежнему не формируют. В результате блоком 12 на его коМандных выходах формируются следующие сигналы: путем последовательного отпирания элементов И J.б и 18 и подачи сигнала на вход считывания блока 13 осуществляется подача íà его адресный вход кода, прием которого ожидается в данном такте; путем отпирания элемента И 17 и подачи сигнала на вход записи блока 13 осуществляется запись этого кода в ячейку с номером, равным коду, принятому в данном такте; путем отпирания элементов И 16 и 19 и подачи сигнала на вход записи блока 13 осуществляется запись кода, принятого в данном такте, и, наконец, З0 путем отпирания элемента И 20, осуществляется передача кода, принято го в данном такте, на адресный вход блока 14,.

Одновременно на выходе блока 12

35 формируется сигнал, поступающий на признаковый вход блока 14 и идентифицирующий факт подключения к линии 2 связи периферийного устройства 1, адресный код которого был

40 введен в блок 14.

Таким образом, в результате выполнения перечисленных операций осуществляется исключение вновь подключившегося к линии 2 связи периферийного устройства 1 в список, содержащийся в блоке 13.

Возникновение третьей ситуации означает, что в некотором такте, код, принятый из линии 2 связи, оказыватся больше кода, прием которого ожидается в данном такте, и кода, принятого в предыдущем такте.

В этом случае в конце такта блоком 9 вырабатывается сигнал о неравенстве принятого и ожидаемого кодов, а блоками 10 и 11 формируются сигналы о превышении величины принятого кода над кодами, прием которого ожидается и принятого в предыдущем такте Ф

Блоком 12 при этом иа его командных выходах формируется сигнал, посту; пающий на управляющий вход блока 8 и вызывающий в нем восстановление со65 держимого первой и второй ячеек, предо

9 737941 1О шествующего началу данного такта, . после чего осуществляется формирование сигнала в той же последовательности, что и в случае полного совпадения принятых кодов. На выходе блока 12 формируется также сигнал, поступающий на признаковый вход блока 14 и идентифицирующий возникновение отказной ситуации в системе.

Если в очередном такте ситуация повторяется, периферийное устройство

1, дважды подряд передавшее свой адресный код, полностью самоотключается, и работа системы продолжается описанным выше образом, а факт отключения этого устройства регистрируется способом, рассмотренным при описании работы системы в первой ситуации.

В четвертой ситуации, при поступлении на вход какого-либо периферийного устройства 1 сигнала об изменении состояния контролируемого .объекта, этим устройством формируется сообщение стандартного Формата, содержащее код-идентификатор начала сообщения, состоящий из одних единичных символов, адресный код этого устройства, код, несущий информацию об изменении состояния контролируемого объекта.

При этом код-индентификатор начала сообщения передается по линии 2 связи в устройство З,где вписывается в первую ячейку блока 8 и вызывает к концу такта появление на выходе блока 15 сигнала, по которому блок 12 формирует сигнал, запираю-. щий до конца передачи сообщения элемент И 23 и прекращающий поступление в линию 2 связи через блок 5 синфазирующих импульсов, что исключает формирование адресных кодов всеми периферийными устройствами 1 во время передачи сообщения и, следовательно, искажение этого сообщения адресными кодами других периферийных устройств 1; сигнал, запирающий элемент И 22, прекращающий поступление на вход блока 8 синхроимпульсов; .сигнал вызывающий восстановление в блоке 8 содержимого первой и второй i ячеек, предшествующего началу передачи сообщени я; сигнал, отпирающий элемент 24, в результате чего принятое сообщеиие поступает на блок 14., На выходе блока 14 формируется также сигнал, поступающий на признаковый вход блока 14 и индентифицирующий Факт приема сообщения от периферийного устройства 1, адресный код которого содержится в составе принятого сообщения.

По окончании приема сообщения, фиксируемого блоком 12 по числу поступающих на его управляющий вход синфазирующих импульсов, на командных выходах этого блока восстанавливаются сигналы, обеспечивающие даль-, нейшую работу системы s режиме совпадения циклов.

Таким образом, устройство позволяет организовать длительность цикла опроса периферийных устройств 1 пропорциональную числу этих устройств, фактически подключенных к линии свя» эи, что обеспечивает повышение его быстродействия.

Ф

Формула изобретения

Устройство для ввода информации, содержаще .- блок сопряжения с линией связи, соединенный линейными входом и выходом, соответственно, с линейными входом и выходом устройства, группу элементов И, блок синфаэирования, блэк синхронизации, блок управления, блок памяти, блок оконечного преобразования, блок дешифрации и первый блок сравнения, причем вы15

20 хоД блока синхрбнизйции соединен с первым входом блока сопряжения с линией связи, входом блока синфазирования и тактирующим входом первого блока сравнения, первый вход которого соединен со входом дешифратора и выходом блока сопряжения с линией

30 связи, а управляющий вход — с выходом блока синфаэирования, управляющим входом блока дешифрации и первым входом блока управления, соединен, ного соответствующими командными выходами с управляющими входами элементов И группы и входами записи и считывания блока памяти, а вторым и третьим входами и выходом — соответственно с выходами блока дешифрации и первого блока сравнения и входом признака блока оконечного,преоб рзования, -о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия., в устройство введены блок

Ьуферной памяти и два -блока сравне. ния, причем тактирующие входы вто рого и третьего блоков сравнения соединены с выходом - блока синхронизации и через первый элемент И группы с тактирующим входом блока буферной памяти, первый выход которого соединен,, соответственно, через второй, третий и четвертый элементы

И группы с адресным и информационным входами блока памятн и адресным входом блока оконечного преобразования, первые информационные входы второго и третьего блокрв сравнения подключены к выходу блока сопряжения с линией связи, входу блока бу60 Ферной памяти и через пятый элемент

И группы к адресному входу блока оконечного преобразования, управляющие входы. второго и третьего блоков сравнения соединены с выходом

65 блока инфазирования и через шестой м вй 4 . ср I c -Ф1 ., . .фф ir i>. " и t Ф ° Д1 4

ll 73794

Элемент И,: группы со вторым входом блока спряжения с линией связи, а ,выходи.с четвертым и пятым входами блока управления, командный выход которого подключен к управляющему . входу блока буферной памяти, вторым 5 выходом подключенного ко второму информационному входу третьего блока сравнения и через седьмой элемент И группы к адресному входу блока памяти выход которого соединен со вто. рыми информационными входами.первого и второго блоков сравнения и, сЬот12 ветственно, через восьмой и девятый элементы И группы - к информацион» ному входу блока памяти и адресному входу блока оконечного преобразования.

Источники информации, принятые во внимание при экспертизе

1. Вилик Р.В. и др. Бесконтактные элементы и системы телемеханики. М., Наука 1964.

2. Авторское свидетельство СССР

9484546, кл. G 08 С 19/28, 1974 (прототип) .

Подписное

Тйраж 751

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5 филиал ЙПП Патент, r. ужгород, ул. Проектная, 4

Редактор Е.Дорошенко

Йакаэ2566/8

Составитель В.Вертлиб . 1ехред О.дегеза. Корректор В. Бутяга