Устройство для коррекции ошибок синхронизации в телевизионных сигналах
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
Союз Советски к
Социалистических
Республик
--="" " б!! 4},-СВ 8 (5l) N. Кл.
H 04 N 5/22 (61) Дополнительный к патенту (22) Заявлено 25,1275 (21) 2303261/18-09 (23) Приоритет (32) 25.12.74, 02.05.75 (33) Япония
Государственный комитет
СССР но делам изобретений н откр ыти и (31) 3855/75, 53406/75
Опубликовано (53) УДК 621.397 (088. 8) 25,06.8()Бюллетень % 23
Дата опубликования описания 2 06.80 (72}. Автор изобретения
Иностранец
Мицуси ге Тат ами
-(Япони я) (73) Заявитель
Иностранная фирма Сони Корпорейшн (Япония) (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК СИНХРОНИЗАЦИИ
В ТЕЛЕВИЗИОННЫХ СИГНАЛАХ
Изобретение относится к радиотехнике и может использоваться при обработке периодических информационных сигналов, таких как видеосигналы., Известно устройство для коррекции ошибок синхронизации в телевизионных сигналах, содержащее блок памяти, N выходов которого через первый выходной коммутатор соединены с входами цифроаналогового преобразователя 10 (ЦАП), управляющий вход которого соединен с входом первого счетчика импульсов, с выходом генератора синхронизации считывания и с управляющим входом второго выходного коммутатора, 1 выходы которого соединены с выходами первого входного коммутатора и управляющими входами блока памяти, демодулятор, подключенный входом к входу аналого-цифрового преобразователя (АЦП) и через последовательно включенные селектор строчных синхроимпульсов, генератор синхронизации записи и второй счетчик импульсов к первому входу блока управления, пер 5 вый, второй, и третий выходы которого соединены соответственно с первыми, вторыми и третьими входами первого и второго выходных коммутаторов, четвертый, пятый и .шестой выходы бло- З© ка управления соединены соответствен- . но с первыми, вторыми и третьими входами первого и второго входных коммутаторов, выход генератора синхронизации записи соединен с управ-. ляющим входом первого входного коммутатора и с управляющим входом MIII, N выходов которого через сигнальные входы второго входного коммутатора соединены с входами блока памяти, выход селектора строчных синхроимпульсов соединен с вторым входом второго счетчика импульсов, выход первого счетчика импульсов соединен с вторым входом блока управления (1) .
Однако известное устройство имеет недостаточную точность синхронизации.
Цель изобретения — повышение точности синхронизации.
Для этого в устройство для коррекции ошибок синхронизации в телевизионных сигналах, содержащее блок памяти, N выходов которого через первый выходной коммутатор соединены с входами цифроаналогового преобразователя, управляющий вход которого соединен с входом первого счетчика импульсов, с выходом генератора синхронизации считывания и с управляющим входом второго выходного комму743603 татора, выходы которого соединены с выходами первого входного коммутатора и управляющими входами блока памяти,демодулятор, подключенный входом к входу аналого-цифрового преобразователя и через последовательно включенные сЕлектор строчных синхрс>импульсов, генератор синхронизации записи и второй счетчик импульсов к первому входу блока управления, первый, второй и третий выходы которого соединены соответственно с первыми, вторыми и третьими входами первого и второго выходных коммутаторов, четвертый, пятый и шестой выходы блока . управления соединены соответственно с первыми, вторыми и третьими входами первого и второго входных коммутаторов, выход генератора синхронизации записи соединен с управляющим входом первого входного коммутатора и с управляющим входом АЦП, N выходов которого через сигнальные входы второго входного коммутатора соединены .с входами блока памяти, выход селектора строчных синхроимпульсов соединен с вторым входом второго счетчика импульсов, выход первого счетчика импульсов соединен с вторым входом блока управления, введены детектор выпадений видеосигналов и блок повторения цикла, причем вход и выход детектора выпадений видеосигналов соединены соответственно с входом демодулятора и с третьим входом блока управления, входи блока памяти соединены с выходами блока повторения цикла, входы которого соединены с входами ЦАП, а управляющие входы блока повторения цикла соединены соответственно с первым, вторым и третьим выходами блока управления," кроме того блок управления состоит из первого счетчика импульсов, первый, второй ч третий выходы которого являются выходами блока управления, и соответственно подключены к первым входам первого и второго элементов
И, к первым входам третьего и четвертого элементов И, к первым входам пятого и шестого элементов И, а вторые входы третьего и шестого элементов И, второго и пятого элементов И, первого и четвертого элементов И подключены соответственно к первому, второму и третьему выходам второго счетчика импульсов, выходы которого являются выходами блока управления, выходы второго, четвертого и шестого элементов И через первый элемент
ИЛИ подключены к входу первого инвертора, выход которого через первый вход седьмого элемента И, на второй вход которого, являющийся первым входом блока управления, поданы импульсы с чи тывани я, соеди н ен с входом первого счетчика импульсов, а выходи Первого, третьего и пятого элементов И через второй элемент ИЛИ
1О
2О
4О
5О
55 подключены к входу второго инвертора, выход которого через первый вход восьмого элемента И, подключен к входу второго счетчика импульсов, на второй вход восьмого элемента И, являющийся вторым входом блока управления, поданы импульсы записи, третий вход блока управления соединен с входом. установки 1 триггера, первый выход которого соединен с вторым входом блока управления, второй выход триггера через третий инвертор соединен с третьим входом восьмого элемента И.
На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 — структурная электрическая схема блока управления.
Устройство для коррекции ошибок синхронизации содержит блок памяти 1, первый выходной коммутатор 2, цифроаналоговый преобразователь 3, первый счетчик 4 импульсов, генератор 5 синхронизации считывания, второй выходной коммутатор 6, первый входной коммутатор 7, демодулятор 8, селектор
9 строчных синхроимпульсов, генератор 10 синхронизации записи, второй счетчик 11 импульсов, блок управления 12, аналого-цифровой преобразователь 13, второй входной коммутатор
14, детектор 15 выпадений видеосигналов, блок 16 повторения цикла, кроме того, блок управления 12 состоит из первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И 17-24, первого и второ -o элементов ИЛИ 25 и 26, первого и второго счетчиков 27 и 28 импульсов, первого, второго и третьего инверторов 29, 30, 31 и триггера 32.
Устройство работает следующим образом.
На вход демодулятора 8 поступают периодические информационные сигналы, такие как воспроизведенные видеосигналы, имеющие ошибки развертки, которые после детектирования или демодуляции поступают на аналого-цифровой преобразователь 13. Затем демодулированные видеосигналы поступают на селектор 9, отделяющий от них сигналы горизонтальной синхронизации для подачи их на генератор 10 синхронизации записи. Генератор 10 синхронизации записи вырабатывает импульсы синхронизации записи сравнительно высокой частоты следования, например около 10,7 ИГц.
Импульсы синхронизации записи, имеющие частоту примерно 10,7 ИГц, поступают на АЦП 13 для управления частотой, с которой АЦП 13 производит выборку мгновенного значения демодулированных или детектированных видеосигналов и преобразует последние из их первоначальной аналоговои формы в цифровую форму. Конкретно, в ответ на каждый синхроимпульс записи
74ЗбОЗ с генератора 10 AIJtl 13 производит
1 l выборку демодулированного видеосигнала и преобразует последний во множество параллельных цифровых сигналов, например в цифровую восьмибитовую информацию. Параллельные двоичные сигналы подаются с АЦП 13 на множество входных ключевых схем входного коммутатора 14, каждая из которых состоит иэ множества элементов
И, число которых равно числу битов, составляющих преобразованные в цифровой вид видеосигналы. Выходы входного коммутатора 14 соединены соответственно с блоком памяти 1. Блок памяти 1 содержит множество регистров сдвига, число Koторых ранHo числу битов, составляюших преобразованные в цифровой вид видеосигналы. Емкость памяти блока памяти 1 должна быть такой, чтобы при расСмотрении частоты следования импульсов синхронизации 20 записи, она была достаточна для запоминания одного горизонтального или строчного интервала приходяших видеосигналов или любому целому числу таких горизонтальных или строчных 25 интервалов .
Затем синхроимпульсы записи подаются с генератора 10 на счетчик 11, вырабатывающий импульс записи интервала, например, н конце каждого го- Я риэонтального или строчного интервала приходяших видеосигналов, и сбрасываюшийся горизонтальными синхронизнруюшими сигналами с селектора 9, Импульсы записи интервала со счетчика З5
1i подаются на блок управления 12, который вырабатывает сигналы управления записью Al Вl u Cl в повторяюшемся циклическом порядке, которые, соответственно подаются на входной коммутатор 14 для определения последовательностей, н которых выбираются необходимые регистры сдвига блока памяти 1 для записи н них последовательных строчных интервалов, преобразованных н цифронвй вид 45 видеосигналов.
Затем синхроимпульсы записи с генератора 10 подаются на входной коммутатор 7, на другие входы которого поступают сигналы управления записью M
Al Вl и Cl, и его выходы соединены соответственно с блоком памяти 1.
Таким образом, в течение периода или интервала, определяемого сигналом управления записью Al, Вl или Сl, 55 преобразованные в цифровой вид видеосигналы проходят через входной коммутатор 14 на блок памяти 1, и то же время блок памяти 1 одновременно получает импульсы синхронизации эа- . 60 писи через соответствующий вход входного коммутатора 7 для записи преобразованных н цифровой нид видеосигналов и регистрах сдвига блока памяти 65
После кратковременного хранения в блоке памяти 1 преобразованные в цифроной вид видеосигналы считываются из него последовательно и проходят через выходной коммутатор 2, который, как и входной коммутатор 14, состоит иэ ключевых схем, соотнетстнуюших регистрам сдвига блока памяти 1. Для управления считыванием храняшихся в регистрах сдвига блока памяти 1 видеосигналов устройство имеет генератор 5 синхронизации считывания эталонной частоты, например, 10,70 МГц, по крайней мере, в начале и конце каждого эталонного горизонтального или строчного интервала. Такие синхроимпульсы считывания подаются на счетчик 4, который нырабатынает импульс интервала считынания в начале каждого эталонного строчного интервала, и интервальные импульсы считывания подаются на блок 12 управления сигнала, который вырабатывает импульсы управления считыванием АО, ВO и СО н повторяющемся циклическом порядке.
Такие сигналы управления считывани-. ем AO BO u CO подаются на выходной коммутатор 2 для определения последовательности, в которой считываются запомненные видеосигналы из регистров сдвига блока памяти 1. Затем импульсы синхронизации считывания с генератора 5 подаются на выходкой . коммутатор б параллельно и стробируются сигналами управления считыванием AO ВО и CO. При появлении сигнала управления считыванием АО, ВО или CO соответствующие ключевые схемы выходных коммутаторов 2 и б открываются, вызывая считывание запомненных видеосигналов иэ регистров сдвига блока памяти 1 с частотой синхронизации, определяемой импульсами синхронизации считывания с генератора 5.
Импульсы синхронизации считывания с генератора 5 затем поступают на цифроаналоговый преобразователь
3, который также получает сигнал с выхода выходного коммутатора 2 и который преобразует видеосигналы, последовательно считанные из блока памяти 1, из цифрового вида обратно н первоначальный аналоговый вид, причем видеосигналы н аналоговом виде подаются на выход. Последовательные строчные интервалы приходяших видеосигналов записываются в блок памяти
1 с частотой синхронизации, изменяющейся в целом в соответствии с ошибками развертки приходящих сигналов, видеосигналы считываются иэ блока памяти 1 с эталонной частотой синхронизации таким образом, что видеосигналы, получаемые на выходе, полностью освобождены от ошибок развертки.
74 360.»
Ключевые схемы блока lб повторения цикла принимают также сигналы управления считыванием А0, ВО и СО, При появлении сигнала управления считыванием АО, ВО или СО для обеспечения считывания сигналов, хранящихся в блоке памяти 1, сигналы, считываемые из него, одновременно подаются через блок 16 повторения цикла, с тем чтобы Повторно записаться в блоке памяти 1. Детектор 15 в юпадений, соединенный со входом, необходимым для детектирования любого выпадения в приходящих или воспроизводимых видеосигналах и для выдачи сигнала указания на выпадение на блок управления 12 в ответ на детектирование выпадения ° На входы блока управления 12 поступают интервальные им пульсы записи из счетчика 11 и интервальные импульсы считывания из счетчика 4, а также сигнал указания выпадения иэ детектора 15 выпадений, который соединен с выводом установки триггера 32 в состояние 1 . Выходной сигнал триггера 32 поступает через инвестор 31 на элемент И 24, на который также поступают импульсы записи интервала с выхода счетчика
11. Импульсы считывания интервала поступают с выхода счетчика 4 на элемент И 23. В нормальных условиях,,т.е. когда приходящие видеосигналы имеют сравнительно малые ошибки развертки, импульсы записи интервала и импульсы считывания интервала, поступающие на входы блока управления
12 соответственно, проходят через элементы И 24 и 23 на соответствующие счетчики 27 и 28 деления на три.
Три каскада счетчика 28 деления на три имеют промежуточные выводы для выработки трех сигналов управления записью Al, Вl и Сl, которые снимаются с соответствующих выходов блока управления 12. Аналогично три каскада счетчика 27 деления на три имеют промежуточные выводы для Выработки трех сигналов управления считыванием АО, ВО и СО на соответствующих выходах блока управления 12. Сигналы управления записью Al, Вl u Cl в нормальных условиях вырабатываются последовательно в повторяющемся циклическом порядке счетчиком 28 в ответ на выходные импульсы элемента
И 24, соответствующие импульсам записи интервала, поступающим на Вход блока управления 12, в результате чего; каждый из сигналов управления записью Al, Вl u Cl будет иметь положительную полярность или иметь сравнительно высокий уровень в течение времени, соответствующего строчному интервалу приходящих видеосиг= налов. Аналогично в нормальных условиях сигналы управления считыванием АО, ВО и СО вырабатываются после5
1О
4О
50 довательно в повторяющемся циклическом порядке счетчиком 27 н ответ на выходные импульсы элемента И 23, которые соответствуют импульсам считывания интервала, поступающим на вход блока управления 12, причем каждый из импульсов управления считыванием
АО, ВО и СО имеет положительную полярность или сравнительно высокий уровень в течение времени, равного соответствующему эталонному строчному интервалу. Далее счетчики 28 и 27 предварительно устанавливаются таким образом, что при нормальных условиях сигналы управления считыванием для каждого из регистровых блоков блока памяти 1 оказываются приблизительно посередине между последовательными сигналами управления записи для того же регистрового блока.
Однако в условиях, отличных от нормальных, например, когда приходящие видеосигналы имеют сравнительно большие сшибки развертки, запуск счетчиков 27 и 28 импульсами записи интервала и импульсами считывания интервала через элементы И 24 и 23 соответственно может привести к ситуации, когда предпринимается неудачная попытка осуществить одновременные операции записи и считывания в одном из регистровых блоков памяти 1.
Чтобы избежать таких одновременных операций записи и считывания в любом из регистровых блоков блока памяти 1, блок управления 12 включает в себя также три элемента И 19, 21 и 17, которые принимают соответственно управляющие сигналы Al и ВО, управляющие сигналы Bl и СО и управляющие сигналы Cl и АО, и элемент ИЛИ 2б, соединяющий выходы элементов И 19, 21, 17 с инвертором 30. Кроме того, три элемента И 18, 20 и 22, выходы которых соединены через элемент ИЛИ
25 с инвертором 29, принимают соответственно управляющие сигналы Bl и А0, управляющие сигналы Сl и BO u управляющие сигналы Al u CO.
Когда на вход блока управления 12 не поступает сигнал указания выпадения, триггер 32 выдает сигнал низкого уровня или отрицательной полярности на инвертор 31, в результате чего последний подает сигнал положительной полярности или высокого уровня на элемент И 24. Когда управляющие сигналы, поступающие на элементы И 19, 21, 17 соответственно, возникают не одновременно, на выходах ни одного из элементов И 19, 21, 17 нет сигнала, следовательно, элемент ИЛИ 26 не выдает сигнал запрета сравнительно высокого уровня или положительной полярности на инвертер 30, в результате чего последний вырабатывает сигнал высокого уровня илй положительной полярности на элемент И 24.
743б0 3
Формула изобретени я
1. Устройство для коррекции ошибок синхронизации в телевизионных сигналах, содержашее блок памяти, N выходов которого через первый выходной коммутатор соединены с входами цифроаналогового преобразователя (ЦАП), управляюший вход которого соединен с входом первого счетчика импульсов, с выходом генератора синхронизации считывания и с управляюшим входом второго выходного коммутатора, выходы которого соединены с выходами первого входного коммутатора и управляюшими входами блока памяти, демодулятор,подключенный входом к входу аналого-цифрового преобразователя (АЦП) и через последовательно включенные селектор строчных синхроимпульсов, генератор синхронизации записи и второй счетчик импульсов — к первому входу блока управления, первый, второй и третий выходы которого соединены соответственно с первыми, вторыми и третьими входами первого и второго выходных коммутаторов, четвертый, пятый и шестой выходы блока управления соединены соответственно с первыми,,вторыми и третьими входами первого и второго входных коммутаторов, выход генератора синхрониз.щии записи,соединен с управляюшим входом первого входного коммутатора и с управляюшим входом АЦП, N выходов которого через сигнальные входы второго входного коммутатора.соединены с входами блока памяти, выход селектора строчных синхроимпульсов соединен с вторым входом второго счетчика импульсов, выход первого счетчика импульсов соединен с вторым входом блока управления, о т л и ч а ю ш е е c я тем, что, с целью повышения точности синхронизации, введены детектор выпадений видеосигналов и блок повторения цикла, причем -вход и выход детектора выпадений видеосигналов соединены соответственно с входом демодулятора и с третьим входом блока управления, входы блока памяти соединены с выходами блока повторения цикла, входы которого соединены с входами
ЦАП„ а управляюшие входы блока повторения цикла соединены соответственТаким образом, когда ни инвертор 31, ни инвертер 30 не получают сигнала запрета от триггера 32 или от элемента HJIH 26 соответственно, элемент
И 24 выдает на соответствующий счетчик 28 каждый из импульсов записи 5 интервала, поступаюшнй на блок управления 12. Аналогично, коль скоро управляюшие сигналы, поступаюшие на каждый из элементов И 18, 20, 22 соответственно, возникают не одновременно, с элемента ИЛИ 25 не выходит сигнал запрета сравнительно высокого уровня или положительной полярности и, следовательно, инвертер
29 подает сигнал сравнительно высоко- 15
ro уровня или положительной полярности на элемент И 23, в результате чего последовательные импульсы считывания интервала, поступающие на вход блока управления 12, пропускаются через элемент И 23 для закуска со- 20 ответствующего счетчика 27.
Однако, если на входе блока управления 12, соединенного с входом установки 1 появляется сигнал указания выпадения, триггер 32 ус- 25 танавливается им таким образом, чтобы выработать сигнал запрета, который заставляет инвертор 31 подать сигнал. сравнительно низкого уровня или отрицательной полярности на эле- 30 мент И 24, в результате чего последний блокирует прохождение импульсов записи интервала со входа блока уп-. равления 12 на счетчик 28, приостанавливая задание последовательности 35 последнего до тех пор, пока не исчезнет сигнал указания выпадения на входе блока управления 12 и триггер
32 может быть сброшен следующим импульсом записи интервала, приходящим на вход импульсов записи блока управ-, ления 12. Аналогично в случае, когда управляющие сигналы, поступающие на элементы И 19, 21, 17, возникнут одновременно, появляюшийся в Результате 45 этого выходной сигнал, проходящий через элемент ИЛИ 26 на инвертор 30, заставляет последний подать сигнал сравнительно низкого урОвня или отрицательной полярности на элемент
И 24, в результате чего последний снова блокирует задание пос><едовательности счетчика 28 импульсом записи интервала, поступаюшим в этом случае на вход блока управления 12 °, Таким образом, последовательность счетчика 28 продолжает задаваться последовательными импульсами записи интервала, поступаюшими на вход, лишь до тех п<>р, пока ни триггер 32, ни элемент ИЛИ 2б не вырабатывают сиг- 60 нал или импульс запрета задания последовательности . Аналогично задание последовательности счетчика 27 осушествляется последовательными импульсами считывания интервала, поступаю- 65 шими на вход блока управления 12 только до тех пор, пбка элемент ИЛИ
25 ие выработает импульс или сигнал запрета задания последовательности, заставляя инвертор 29 подавать сигнал низкого уровня или отрицательной полярности на элемент И 23, т.е., лишь до тех пор, пока сигналы управления, поступающие на элементы И 18, 20, 22, не появятся одновременно, 743603
12 но с первым, вторым и третьим выходам дами блока управления .
2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления состоит из первого счетчика импульсов, первый, второй и третий Я выходы которого являются выходами блока управления, и соответственно подключены к первым входам первого и второго элементов И, к первым входам третьего и четвертого элементов
И, к первым входам пятого и шестого элем=- ;-.ов И, а вторые входы третьего и ш: †.стого элементов И, второго и пятого элементов И, первого и чет.вертого элементов И подключены соответственно к первому, второму и третьему выходам второго счетчика импульсов, выходы которого являются выходами блока управления, выходы второго, четвертого и шестого элементов И через первый элемент ИЛИ подключены к входу первого инвертора, выход которого через первый вход седьмого элемента И,на второй вход которого,, являющийся первым входом блока управления, поданы импульсы считывания, соединен с входом первого счетчика импульсов, а выхоцы первого, третьего и пятого элементов
И через второй элемент ИЛИ подключены к входу второго инвертора, выход которого через первый вход восьмого элемента И, подключен к входу второго счетчика импульсов, на ° второй вход восьмого элемента И, являююийся вторым входом блока управления, поданы импульсы записи, третий вход блока управления соединен с входом установки 1 триггера, первый выход которогс соединен с вто-рым входом блока управления, второй выход триггера через третий инвертор соединен с третьим входом восьмого элемента И:
Источники информации, принятые во внимание при экспертизе
1„ 1i T HT CIrlA 9 3860952, кл. 178-5,1, 1974 (прототип) ..
743603
Сост авит ель A . .Меньшикова
Редактор О.Стенина Техред Э.Фечо Корректор И. Муска
Заказ 3520/53 Тираж 729 Подписное
ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д..4/5
Филиал ППП Патент, г ужгород, ул.Проектная,4
