Мультиплексный канал

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i i j 7445 40

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву 656048 (22) Заявлено 12.01.78 (21) 2569336/18-24 с присоединением заявки №вЂ” (51) М. Кл

G 06F 3/04 (43) Опубликовано 30.06.80, Бюллетень № 24 (53) УДК 681.325 (088.8) по делам изобретений и открытий (45) Дата опубликования описания 30.06.80 (72) Авторы изобретения

В. А. Исаенко, В. А. Калиничев и В. М. Тафель (71) Заявитель (54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ

ГосУдаРственный комитет (23) Приоритет

Изобретение относится к области вычислительной техники и является усовершенствованием мультиплексного канала, описанного в авт. св. № 656048.

Известен мультиплексный канал (1), со- 5 держащий регистр номера подканала, вход которого соединен с первым входом мультиплексного канала, регистр команд ввода— вывода, вход которого соединен со вторым входом мультиплексного канала, а выход — 10 со вторым входом блока памяти подканала, связанных двусторонней связью с регистром активного подканала, вход и выход которого соединены с первыми выходом и входом регистра связи с интерфейсом, вто- 1ч рые вход и выход которого соединены соответственно с первыми выходом и входом блока связи с оперативным запоминающим устройством, а третьи вход и выход подключены соответственно к первому входу —;0 выходу мультиплексного канала, причем второй вход — выход блока связи с оперативным запоминающим устройством соединен со вторым входом — выходом мультиплексного канала, а третий выход подключен ко входу регистра активного подканала, блок управления, первый выход которого подключен к выходу мультиплексного канала, а первый вход — выход подсоединен ко входу — выходу регистра номера подканала, 30 второй вход — выход — ко входу — выходу регистра команд ввода — вывода, третий вход — выход — к третьему входу — выходу блока связи с оперативным запоминающим устройством, четвертый вход — выход — к четвертому входу — выходу регистра связи с интерфейсом, пятый вход — выход — к третьему входу — выходу регистра активного подканала, шестой вход — выход — ко второму входу — выходу блока памяти подканала.

Кроме того, мультиплексный канал содержит дешифратор, первый блок формирования очереди и первый шифратор, причем выход регистра номера подканала через дешифратор, первый блок формирования очереди и первый шифратор подключены к адресному входу блока памяти подканалов, а первый блок формирования очереди соединен двусторонней связью с блоком управления.

Выполнение процедуры обслуживания периферийных устройств в указанном мультиплексном канале осуществляется в следующей последовательности.

Периферийное устройство (ПУ) выставляет сигнал требования связи на шины интерфейса (заявку на обслуживание). После выполнения сеанса обмена с другим ПУ, имеющим место в момент появления заявки на обслуживание, и завершения обслужива744540

11пя заявок от ПУ со старшим приоритетом, канал связывается с устройстгом и принимает от него байт управляющей информации, содержащий признак трсбоваш.я обслуживания заявки программой LIBN. Этот байт по сигналу прерывания передается в процессор ЦВМ, последний прерывает выполнение рабочей программы и переходит к программе обработки принятого байта. В результате обработки процсссор вводит в канал команду ввода — вывода для устройства, пославшего заявку на обслуживание, и канал выполняет процедуру ввода адресного, а затем командного слова канала, формирование управляющего слова устройства и запуск собственно ПУ. На этом выполнение заявки на обслуживание завершается.

Недостатками этого мультиплексного канала являются потери производительности канальных и центральных средств ЦВМ, связанные с необходимостью обращения к процессору при обслуживании каждой из заявок и с простоем канальных средств во время обработки заявки процессором.

Целью изобретения является повышение производительности мультиплексного канала.

Поставленная цель достигается тем, что в мультиплексный канал введены второй блок формирования очереди и второй шифратор, причем третий вход мультиплексного канала подключен к входу второго блока формирования очереди, вход †вых которого соединен с восьмым входом — выходом блока управления, а выход через второй шифратор — с входом блока связи с оперативным запоминающим устройством, выход которого подключен к вторым входам регистра номера подканала и регистра команд ввода — вывода.

На чертеже приведена блок-схема мультиплексного канала.

Она содержит регистр 1 номера подканала, регистр 2 команд ввода — вывода, блок

3 управления, блок 4 связи с ОЗУ, регистр

5 связи с интерфейсом, дешифратор 6, первый блок 7 формирования очереди, первый шифратор 8, блок 9 памяти подканалов, регистр 10 активного подканала, второй блок

11 формирования очереди, второй шифратор

12, первый 13 и второй 14 входы мультиплексного канала, подключенные к шинам процессора, третий вход 15 мультиплексного канала, подключенный к шинам заявок на обслуживание периферийных устройств (ПУ), выход 16 мультиплексного канала, подключенный к шинам процессора, первый вход †вых 17 мультиплексного канала, подсоединенный к шинам интерфейса ввода — вывода, второй вход — выход 18 мультиплексного канала, подключенный к шинам ОЗУ.

Мультиплексный канал работает следующим образом.

4

Заявка на обслуживание от ПУ, минуя шины интерфейса ввода — вывода, по входу

15 поступает во второй блок ll формирования очереди. Прп незанятости этого блока заявками от других ПУ заявка принимастся к псполненшо и на выходах блока 11 появляется единичный унитарный код, соответствующий поступившей заявке. По этому коду второй шифратор 12 формирует адрес ячейки ОЗУ, в которой хранится команда ввода — вывода для данного ПУ. Адрес команды ввода — вывода через блок 4 поступает на адресные шины ОЗУ, подключенные к входу — выходу 18 канала.

Одновременно блок 3 формирует сигналы, обеспечивающие прием информации в регистры 1 и 2 по вторым входам, и сигналы, обеспечивающие считывание из ОЗУпо выставленному адресу. Считанная информация представляет собой номер подканала и команду ввода †выво. Через блок 4 эта информация поступает на вторые входы регистров 1 и 2, причем номер подканала заносится в регистр 1, а команда ввода — вывода — в регистр 2. Одновременно блок 3 формирует сигнал запуска микропрограммы обслуживания команды ввода — вывода, в результате выполнения которой запускается ПУ.

Микропрограмма обслуживания команды ввода — вывода BL1полняется так же, как и в устройстве-прототипе и обеспечивает: занесение в блок 9 команды ввода — вывода по адресу, определяемому номером подканала; формирование дешифратором 6 сигнала заявки на обслуживание команды ввода — вывода первым блоком 7 формирования очереди; приоритетное обслуживание заявки блоком 7 и формирование на его входах единичного унитарного кода принятой к исполнению заявки; формирование первым шифратором 8 адреса, по которому из блока 9 в регистр 10 заносится команда ввода — вывода, содержащая в своем формате адрес управляющего слова; считывание из

ОЗУ через блок 4 в регистр 10 управляющего слова; формирование в регистре 10 управляющего слова устройства, под управлением которого канал через регистр 5 вводит в ПУ управляющую информацию, необходимую для организации сеанса связи; занесение в блок 9 памяти подканала содержимого регистра 10 после завершения сеанса обмена; сброс обслуженной заявки в первом блоке 7 формирования очереди. Алгоритм работы мультиплексного канала не содержит процедур, выполняемых с привлечением средств процессора, а также циклов ожидания освобождения интерфейса ввода — вывода.

Таким образом, мультиплексный канал позволяет повысить производительность центральных вычислительных средств путем исключения прерываний процессора для обслуживания заявок от ПУ и производи744540

Формула изобретения

Составитель В. Вертлиб

Техред А. Камышникова

Редактор И. Грузова

Корректор О. Тюрина

Заказ 771/8 Изд. № 320 Тираж 772 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 тельность собственно канала за счет исключения простоев канала во время обработки заявок от периферийных устройств процессором, Мультиплексный канал по авт. св. № 656048, отличающееся тем, что, с целью повышения производительности ка- 10 нала, в него введены второй блок формирования очереди и второй шифратор, причем третий вход мультиплексного канала подключен ко входу второго блока формирования очереди, вход — выход которого соединен с восьмым входом — выходом блока управления, а выход через второй шифратор — со входом блока связи с оперативным запоминающим устройством, выход которого подключен ко вторым входам регистра номера подканала и регистра команд ввода — вывода.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 656048, кл. G 06F 3/04, 1977 (прототип).