Устройство для синхронизации контрольного и эталонного цифровых сигналов

 

Союз, Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ввт.свид-ву ¹ 598226 (22) Заявлено 31.05.78(2! ) 2620917/18-2 с присоединением заявки J% — твеудерстеенный комнтет

СССР до делам нза4ретеннй н втхрытнй (23)ПрноритетОпубликовано,07.07.80. Бюллетень М 25

Дата опубликования описания 08.07,80

1 (72) Автор изобретения

А, В. Курилов (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

КОНТРОЛЬНОГО И ЭТАЛОННОГО

ЦИФРОВЫХ СИГНАЛОВ

Изобретение относится к импульсной технике и может быть применено в кона рольно- измерительной аппаратуре для . цифровых систем связи и вычислитель ной техники. .. S

По основному авт.св. № 598226 из- вестно устройство для синхронизации . контрольного и эталонного цифровых сигналов, содержащее счетчик тактов, де.шифратор, блок выделения тактовой частоты, генератор эталонного сигнала,:. блок несовпадений, схемы запрета, триг-: гер, два элемента совпадения и инвертор. 3S

Недостатком устройства является то, что длительность цикла сравнения контрольной и эталонной последовательностей импульсов не зависит от того, в каком такте цикла выявлено первое несовпадение. Это обуславливает сравнительно боль шое время вхождения в синхронизм..

Белью изобретения является уменьшение времени синхронизации.

Указанная цель достигается тем, что в устройство для синхронизации контроль- ного и эталонного цифровыми сигналов, содержащее схему запрета, блок выделения тактовой частоты, вход которого подкшо- . чен к- шине контрольного сигнала, первый выход блока выделения тактовой частоты соединен со входом счетчика тактов, вы-

: оды котора о через дешифратор подключены к первым входам первого и второго элементов совпадения, выход второго элемента совпадения соединен с первым вхо- дом генератора эталонного сигнала, второй вход которого подклточен к выходу блока выделения тактовой частоты, инвертор, триггер и блок несовпадений, вы- .

«од которого соединен с первым входом схемы запрета,. второй вход которой подкаочен к последнему разряду счетчика тактов, а выход схемы запрета соединен с одним из входов триггера, другой вход которого подклвчен ко второму выходу дешифратора, причем выход триггера соединен со вторым входом второго элез 7468

"мха совйаденяя- непосредственно и через янвертор со вторым входом первого ълемента совпадения, выход которого подключен к третьему входу генератора эталонного сигнала, выход которого соединен с первым входом блока несовпадений, второй вход которого подключен к шине контрольного сигнала, дополнительно введен инвертор, включенный между, выходом последне о разряда счетчика 10 тактов и входом схемы запрета, а выход схемы запрета подкаочен ко входу установки в ноль счетчика тактОв.

Функциональная схема. устройства приведена на чертеже и конструктивно со-. 1$ держит счетчик 1 тактов, дешифратор 2, блок 3 выделения тактовой частоты, генератор 4 эталонного сигнала, блок 5 несовпадений, схему 6 запрета, триггер

7, элементы 8 и 9 сбвпадения и ин- 20 верторы 10 и 11.

Устройство работает следующим образом.

9 блоке 5 несовпадений осуществляет-. ся поразрядное сравнение контрольйого сигнала, поступающего на вход устройстм с линии, и эталонного сигнала, формируемого генератором 4. Выявленное не совйадение фиксируется триггером 7 и устанавливает счетчик 1 в "нулевое соо- тоянне, причем сигнал с выхода инвертора 11 закрывает схему 6 запрета, от. ключая триггер 7 от выхода блока 5 несовпадений; Затем сигнал с выхода "O дешифратора 2 считйвается через элемент

О ".совпадения и поступает в схему генератора 4, осуществляФ, сдвиг эталонной последовательности на такт, По окончании считывания состояния- триггера 7 на выходе б" дешифратора 2 появляется им«40 пульс, обнуляющий триггер,; подготавливая его к новому циклу синхронизаций. „

При переключении последнего-разряда счетчика 1 тактов в единичное» состоя- .

Ý5 4 ние схема 6 запрета открывается, и начинается новый цикл синхронизации, г овторяющийся до тех пор, пока эа 2 " такт не будет зафиксировано несовпадений (о -количество разрядов счетчика).

При отсутствии в течение 2 " тактов .несовпадений триггер 7 остается обнуленным, и сигнал с выхода " A дешиф ратора 2 через схему 8 совпадений поступает всхему генератора 4,,фиксируя окончание процесса синхронизации. Последний (rl -ый) разряд счетчика обеспечивает отключение триггера 7 от блока

5 несовпадений на время, необходимое для завершения переходных процессов . вызванных сдвигом эталонной последовательности на такт, а также позволяет разделить во времени фиксацию несовпадений, их считывание и возвращение туп гера в исходное состояние, необхо.димое для устойчивой работы устройства, В известном устройстве пикл sbmaaeния несовпадений продолжается в тече.ние 2 тактов и не зависит отттооггоо, в каком такте выявлено первое несовпадеwe. В данном устройстве цикл выявления несовпадений завершается при выявлении первого несовпадения, Таким образом, эа счет уменьшения продолжительности .цикла выявления несовпадениЯ уменьшается общее время вхождения в синхрониэм.

Формула изобретения

Устройство для синхронизации контрольного и эталонного цифровых сигналов по авт.св, Ж 598226, о т л и ч а ю щ в ес я тем, что, с целью уменьшения вре- мени синхронизации, в него дополнительно введен инвертор, включенный между выходом последне о разряда счетчика тактов- и входом схемы. запрета, а выход схемы запрета подключен ко входу установки в моль счетчика тактов .

7 46895 Составитейь S. Потаиов

Редактор Н. Ахмедова Техрев Я. Бирюк Воррситор В, йаии

Заказ 3973/S l Тираж 995 Подписаое

0НИИПИ Государствениаго иомитеаа СССР ио девам иэебретевий и еирытий

113036, Москва, Ж36, Раувскаи иаб., и. $/8, Финиаа ППП Патеит, г, Ущ евой, уа. Проеиа ма, 4

ППП,Палат йак. 2677" 6Ы