Устройство для контроля оконечных блоков системы передачи данных

 

Союз Советских

Социалистических

Респубпик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ iii750748 (6! ) Дополнительное к авт. свид-ву (22) Заявлено 17.04.78 (2! ) 2605845/18-09

I (51)M. Кл.

Н 04 В 3/46 с присоединением заявки ¹

Государстеениый комитет (2. 3) Приоритет

Il0 делам иэооретеиий и открытий

Опубликовано 23.07.80, Бюллетень № 27

Дата опубликования описания 23,07,80 (53) УД К 621.394.69 (088.8) (72) Авторы изобретения

Б. В. Гордин и А. М. Лаврентьев (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОКОНЕЧНЫХ БЛОКОВ

СИСТЕМЫ ПЕРЕДАЧИ ДАННЫХ

Изобретение относится к радиотехнике и может использоваться для обмена информацией между блоками радиотехнических систем и процессорами.

Известно устройство для контроля оконеч5 ных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляющие входы которого соединены с управляющими входами коммутатора и выходами дешифратора адресов, вход которого является входом оконечного устройства (! J.

Однако известное устройство не обеспечивает точность контроля целостности соединительных линий и информационной шины как на короткое замыкание, так и на обрыв.

Цель изобретения — повышение точности контроля.

Для этого в устройство для контроля оконечных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляющие входы которого соединены с управляющими входами коммутатора и выходами дешифратора адресов, вход которого является входом оконечного устройства, введены дешифратор контрольного адреса, счетчик циклов, два ключа, усилитель, блок сравнения кодов и последовательно соединенные первый элемент И, сумматор по модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход которого соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнения кодов, второй вход которого соединен с выходом усилителя, при этом выход

750748 4

1О

2О

5О

55 датчика адресного сигнала подключен ко входу дешифратора контрольного aqpeca., выход которого соединен со вторым входоь; регистра и вторыми входами первого и второго ключа, выход KOTopoI о подключен ко входу p o÷ëø еля, а в каждый оконечный блок введен элемент

И, входы которого соецинены с ннформапионными входами элемента памяти, причем выходы элементов И оконещых блоков подключены ко второму вхочу сумматора по модулю два.

На чертеже изображена структурная электри-. ческая схема устройства для контроля оконеч,ных блоков системы передачи данных.

Устройство содержит генератор импульсов 1, датчик адресного сигнала 2, дешифратор контрольного адреса 3, счетчик циклов 4, два ключа 5 и 6, усилитель 7, блок сравнения кодов 8, первый элемент И 9, сумматор по модулю два 10, второй элемент И 11, регистр

12, два оконечных блока 13 и 14, каждый из которых состоит из дешифратора адресов 15 и 16, элемента памяти 17 и 18, коммутатора

19 и 20, элемента И 21 и 22, а также информационная шина 23.

Устройство для кон роля оконечных блоков системы передам данных работает следующим образом.

В каждом цикле дешифратор контрольного адреса 3 дешифрирует контрольный адрес, Этот адрес (при условии, что с регистра 12 поступает сигнал исправности через ключ 5) поступает на вход счетчика циклов 4, который меняет код на своем выхоце от цикла к циклу

Код с выхода счетчика циклов 4 через ключ

6 и усилитель 7 поступает в информационную шину 23 и на один из входов блока сравнения кодов 8. другой вход блока сравнения кодов

8 подключен непосредствеыю к выходу счетчика циклов 4. В случае, если хотя бы два провода информационной шины 23 окажутся закороченными между собой или какой-либо провод окажется соединенным с корпусом, то в процессе счета наступит такое состояние счетчика циклов 4, когда нарушится соответствие между передаваемым кодом с выхода счетчика циклов

4 и переданным кодом на выходе усилителя 7.

В этом случае на выходе блока сравнения кодов

8 появится сигнал неисправности на короткое замыкание. Этот сигнал пройдет по второму элементу И 11 и зафиксируется на регистр 12 импульсом контрольного адреса, поступающим с выхода дещифратора контрольного адреса 3, Сигнал с выхода регистра 12 закроет ключ 5 и счетчик циклов 4 остановится в положении, в котором обнаружится неисправность на короткое замыкание, При отсутствии неисправности на короткое замыкание в процессе счета счетчик циклов

4 достигает состояния максимального кода (единиц по всем разрядам). В этом случае, если в одном из оконечных блоков 13 или 14 произойдет обрыв соединительного провода информационной шины 23, то не выполнится условие совпадения единиц по всем входам на элементах И 21 или 22 и на их выходах появится сигнал неисправности на обрыв. При этом нарушится соответствие между выходом первого элемента И 9 и выходами элементов

И 21 или И 22 оконечных блоков 13 или 14.

Указанное несоответствие выявится на сумматоре ло модулю два 10 и на его выходе появится сигнал обрыва, который через второй элемент И 11 также будет зафиксирован на регистре 12. Появление неисправности на обрыв, также как и появление неисправности на короткое замыкание, приведет к тому, что на выходе регистра 12 сформируется сигнал общей неисправности. Этот сигнал закроет ключ

5 и остановит счетчик циклов 4 в состоянии, при котором обнаружен обрыв соединительной линии информационной шины 23 в одном из оконечных блоков !3 или 14.

Ф о р м у л а и.з о б р е т е н и я

Устройство для контроля оконечных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляющие входы которого соединены с управляющими входами коммутатора и выходами дешифратора адресов, вход которого является входом оконечного устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, введены дешифратор контрольного адреса, счетчик циклов, два ключа, усилитель, блок сравнения кодов и последовательно соединенные первый элемент И, сумматор ло модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход котороro соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнения кодов, второй вход которого соединен с выходом усилителя, при этом выход датчика адресного сигнала подКлючен ко входу дешифратора контрольного адреса, выход которого соединен со вторым входом регистра и вторыми входами первого и второго ключа, выход которого подключен

750748

Ш4ИИПИ Заказ 4673!47 Тираж 729 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5 ко входу усилителя, а в каждый оконечный блок введен элемент И, входы которого сое.динены с информационными входами элемента памяти, причем выходы элементов И оконечных блоков подключены ко второму входу сумматора по модулю два.

Источники информации, принятые во внимание при экспертизе

1. Нику И. Д.."Стандартные сопряжения внешних устройств микропроцессоров" сборник ТИИЭР "Техника и применение микропроцессоров", т. 64, 1976, с, 82 — 85 (прототип)