Устройство для контроля памяти

 

Союз Советских

Социалистических

Республик

„,) 752497 (61) Дополнительное к авт. саид-ву— (51)М. Кл.з (22) З влено 07. 07. 78 (21) 2б38783/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 30.0780. Бюллетень № 28

Дата опубликования описания 03088р

G 11 С 29/00

Государственный комитет

СССР по делам изобретений и открытий

Ю) Уд) 681. 317 (088. 8) (72) Авторы изобретения

А.И.Беляков и А.И.Журавлев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ

Изобретение относится к запомина- ющим устройствам.

Известны устройства для контроля памяти,содержащие блоки распределения информации по исправным разрядам блоков памяти с дефектными ячейками

И

Недостаком этих устройст является снижение эффективной емкости накопителя.

Наиболее близким техническим решением к предлагаемому является устройство для контроля памяти, содержащее первый и второй накопители, схему сравнения, блок формирования адреса и блок управления, причем один из выходов блока формирования адреса подключен ко входу второго накопителя, выход которого соединен с первым 20 входом схемы сравнения, выход которой подключен ко входу блока управления и первому входу первого накопителя, управляющие входы накопителей и первый выход устройства соединены с вы- 2 ходами блока управления f2J .

Недостаток этого устройства заключается в том, что оно не позволяет использовать обнаруженные дефектные ячейки накопителя; что снижает функ- 3р циональные возможности устройства и ограничивает область его применения.

Цель изобретения — расширение области применения устройства за счет обеспечения возможности использования дефектных ячеек контролируемой памя ти.

Поставленная цель достигается тем, что устройства содержит блок коррекции адреса, элементы ИЛИ, коммутаToры и генератор кодов коммутации, причем входы блока коррекции адреса подключены соответственно к выходам блока формирования адреса и выходу первого накопителя, а выход блока коррекции адреса соединен со вторым выходом устройства, вход генератора кодов коммутации подключен к одному из выходов блока управления, выход генератора кодов коммутации подключен к одним из входов элементов ИЛИ, другие входы которых соединены с одним из выходов блока формирования адреса, выходы которых подключены ко второму входу первого накопителя, входы первого коммутатора подключены к выходам генератора кодов коммутации и второго накопителя, а выход1

-iepaoro коммутатора соединен с треть752497 им выходом устройства, входы второго коммутатора подключены саответственно к выходам генератора кодов коммутации и первого накопителя и входу устройства, а выход второго коммутатора соединен со вторым входом схемы сравнения.

При этом блок коррекции адреса целесообразно выполнить содержащим сумматор, элементы ИЛИ и регистр, причем одни вкоды элементов ИЛИ подключены к выходу регистра, выходы элементы

ИЛИ соединены с одним из входов сумматора, выход которого подключен к выходу блока коррекции адреса, входы которого соединены соответственно со входами регистра и другими входами сумматора и элемента ИЛИ.

На.фиг. 1 изображена блок — схема предложенного устройства; на фиг.2 блок-схема второго коммутатора; на фиг. 3 — схема блока коррекции адреса; на фиг. 4 и фиг. 5 — примеры согласования дефектов контролируемого накопителя с хранимой в ней информацией.

Устройство подключено к контролируемому накопителю 1 и содержит блок

2 коррекции адреса, второй коммутатор 3, схему 4 сравнения, блок 5 управления, первый б и второй 7 накопители, блок 8 формирования адреса, элементы 9 ИЛИ, генератор 10 кодов коммутации и первый коммутатор

11.

Входы блока 2 коррекции адреса подключены соответственно к выходам блока 8 формирования адреса и выходу первого накопителя 6, а выход блока 2 соединен со вторым выходом устройства. Один из выходов блока 8 подключен ко входу накопителя 7, выход которого соединен с первым вхоцом схемы 4 сравнения, выход которой подключен ко входу блока 5 управления и первому входу накопителя б.

Управляющие входы накопителей 6 и 7 и первый выход устройства соединены с выходами блока 5 управления. К одному из выходов блока 5 подключен вход генератора 10 кодов коммутации, выход которого соединен с одним из входов элементов 9 ИЛИ, другие входы которых соединены с одним из выходов блока 8 формирования адреса.

Выхоц элементов 9 ИЛИ подключен ко второму входу накопителя б. Входы коммутатора 3 присоединены соответственно к выходам накопителя б и генератора 10 и входу устройства, а выход коммутатора 3 подключен ко второму входу схемы 4 сравнения. Входы коммутатора 11 соединены с выходами генератора 10 и накопителя 7, а выход коммутатора 11 подключен к третьему выходу устройства.

Второй коммутатор 3 содержит узел

12 коммутации элементы 13 ИЛИ и регистр 14 коммутации. Вход и выход узла 12 коммутации подключены соответственно к первому входу и выходу коммутатора 3, а управляющий вход к выходу элементов 13 ИЛИ, первые входы которых соединены с одним входом регистра 14 коммутации и вторым входом коммутатора 3. Третий вход коммутатора 3 подключен к другому входу регистра 14 коммутации, выход которого соединен со вторыми входами элементов 13 ИЛИ.

Блок 2 коррекции адреса содержит сумматор 15, элементы 16 ИЛИ и регистр 17. Одни входы элементов 16 ИЛИ подключены к выходу регистра 17, а выходы элементов 16 HJIH c.oe HHeH c

15 одним из входов сумматора 15, выход которого подключен к выходу блока 2.

Входы блока 2 соединены соответственно со входами регистра 17 и другими входами сумматора 15 и элеменЩ тов 16 ИЛИ.

На фиг. 4 приведены примеры согласования дефектов типа "Константа 1" и "Константа 0", имеющихся в разрядах слов контактируемого накопителя (см. фиг.4а ),с хранимой в нем информацией методом кольцевого сдвига записываемых в дефектные слова кодов (см. фиг. 4, б, в, г).

На фиг. 5 приведен пример согласования дефектов контролируемого накопителя с хранимой в нем информацией методом перераспределения информации по адресам.

На фиг. 5а показана матрица памяти, имеющая дефекты типа "Константа 1" и "Константа 0" в отдельных разрядах слов, а на фиг. 5, б-к показаны варианты распределения информации по адресам матрицы с использованием адресов коррекции, также при40 веденных на фиг. 5, б-к.

Устройство работает следующим образом.

С внешнего накопителя (на фиг. 1 не показан) во второй накопитель 7 заносится информация, которая должна храниться в контролируемом накопителе 1. В исходном состоянии в регистр коммутации 14 и в регистр 17 заносится нулевой код.

В ссответствии со способом согласования дефектов контролируемого накопителя 1 с хранимой в нем информацией устройство имеет три режима работы.

В первом режиме согласование выполняется путем коммутации разрядов слов, записываемых в дефектный накопитель 1, с последующей их перекоммутацией при считывании. При

60 этом задача устройства состоит в определении варианта коммутации и коца коммутации, удовлетворяющего согласованию дефектов с информацией по адресам всех неисправных разря65 дов контролируемого накопителя 1.

752497 дов.

g0 режим согласования.

По сигналу бЛока 5 управления блок 8 Формирования адресов, начиная с адреса неисправного слова, обеспечивает перебор адресов.

В первом режиме работы не участвует 2 блок коррекции адреса, поэтоl му адрес без изменения поступает с выхода блока 8 формирования адреса на адресный вход контролируемого дефектного накопителя 1. По сигналу с блока 5 управления блок 8 обеспечивает последовательныЙ перебор всех адресов накопителей 1 и 7.

Первоначально устройство работает в режиме обнаружения адресов неисправных слов контролируемого накопителя 1, для чего по текущему адресу производится считывание эталонного слова с накопителя 7, запись — считывание его в дефектный накопитель 1 и поразрядное их сравнение схемой

4 сравнения, на вход которой подается эталонное слово с выхода накопителя 1 (запись-считывание слов в дефектном накопителе 1 производится в данном случае без коммутации, так как с выхода генератора 10 кодов коммутации, на управляющие входы второго 3 и первого 11 коммутаторов подается нулевоЙ код). Для исключения пропуска дефектов, совпадающих с информацией, такая же операция производится и для инверсного значения кода эталонного слова накопителя 7.

1ервым же сигналом несовпадения, по.тупающим с выхода схемы сравнения 4 на вход блока 5 управления, устройство переводится в режим согласования дефектов текущего адреса накопителя 1 с хранимой по этому адресу информацией, для чего rro сигналу с блока 5 управления генератор 10 кодов коммутации обеспечивает последовательный перебор всех кодов коммутации. Для каждого значения кода коммутации, а, следовательно, и для каждого варианта коммутации коммутатором 11 производится запись-считывание модифицированного слова в накопителе 1 по адресу дефектного слова, восстановление последовательности разрядов этого слова коммутатором 3, поразрядное сравнение схемой

4 сравнения эталонного слова с выхода накопителя 7 и слова с выхода коммутатора 3. В режиме согласования сигнал несовпадения с выхода схемы

4 сравнения свидетельствует о том, что данный вариант коммутации эталонного слова, записываемого в накопитель 1 до дефектного слова, а, следовательно. и данный код коммутации, не обеспечивает согласования дефектов с информацией по этому адресу.

По сигналу несовпадения, поступающему на первый управляющий вход первого накопителя б, в нем фиксируются неприемлемые коды коммутации путем . занесения единичной информации по адресам, определяемым этими кодами, при этом анализируемый текущий код

50 коммутации поступает с выхода генератора 10 через элементы 9 ИЛИ, на адресный вход накопителя б.

После перебора всех возможных кодов коммутации устройство переходит в режим обнаружения дефектов по сле дующему адресу. После анализа последнего адреса контролируемого накопителя 1 в накопителе 6 фиксируются все коды коммутации, неприемлемые для согласования дефектов с информацией.

По сигналам блока 5 управления генератор 10 кода коммутации вновь обеспечивает последовательный перебор кодов и происходит считывание инфор-. мации по адресам, соо=ветствующим текущим значениям кодов коммутации с накопителя б. При первом же нулевом сигнале с выхода накопителя 6 производится остановка работы генератора

10 и запись текущего значения кода коммутации в коммутатор 3. Зафиксированный код и вариант коммутации записываемых в дефектный накопитель

1 слов позволяет согласовать дефекты с. информацией, так как по соответствующему адресу накопителя 6 записана нулевая информация. Далее в дефектный накопитель 1 переписывается эталонная информация из второго накопителя 7 с использованием найденного варианта коммутации (cM. Фиг. 4) .

Если не найден приемлемый вариант коммутации (при этом по всем адресам накопителя б записана единичная информация), устройство переходит во второй режим работы, в котором для согласования дефектов с информацией производится ее перераспределение по адресам контролируемого накопителя 1, для чего корректируются адреса записываемых в накопитель 1 слов путем сложения с постоянным адресом коррекции. Задача устройства в этом режиме — определить адрес коррекции и вариант распределения информации в контролируемом накопителе 1, удовлетворяющий согласованию дефектов с информацией. В данном режиме в работе не участвуют первый 11 и второй 3 коммутаторы, поэтому запись-считывание слов в контролируемом накопителе

1 производится без коммутации разряПо сигналу блока 5 управления. блок 8 формирования адресов обеспечивает последовательный перебор всех. адресов накопителей 1 и 7. Первоначально устройство работает в режиме обнаружения адресов дефектных слов накопителя 1. При обнаружении дефектного слова устройство переходит в

752497

При этом с его выхода на вход блока 2 коррекции адреса поступает соответствующий текущему адресу адрес коррекции, определяемый как разность адреса дефектного слова и текущего адреса.

В сумматоре 15 блока 2 коррекции адреса производится суммирование текущего адреса с адресом коррекции, поэтому на адресный вход дефектного накопителя 1 постоянно подается адрес обнаруженного дефектного слова.

По текущему адресу считывается эталонное слово с накопителя 7 и выполняется запись-считывание его в накопителе 1 по адресу дефектного слова, поразрядное сравнение эталонного слова и слова с выхода накопителя 1 схемой 4 сравнения. При этом сигнал несовпадения с выхода схемы 4 сравнения означает, что данный адрес коррекции и вариант перераспределения информации в накопителе 1, не удовлетворяет согласованию дефектов неисправного слова с записываемой в него информацией. Сигнал несовпадения, поступающий на управляющий вход накопителя 6, производит запись в него единичной информации по адресу, определяемому анализируемым адресом коррекции, который поступает с выхода блока 8 через элементы 9 ИДИ на адресный вход накопителя 6. Таким образом, после анализа последнего адреса контролируемого накогителя 1 в накопителе

6 фиксируются адреса коррекции, неприемлемые для согласования.

По сигналу с блока 5 управления блок 8 формирования адреса обеспечивает последовательный перебор адресов коррекции и происходит считывание информации с накопителя 6 по адресам, соответствующим текущим значениям адресов коррекции. При этом первым же нулевы. сигналом с выхода накопителя б производится запись текущего значения ацреса коррекции в блок 2 (сигнал с выхода накопителя 6 поступает на управляющий вход блока 2, т.е. на вход регистра 17).

Зафиксированный адрес коррекции, а, следовательно, и вариайт распределения информации по адресам накопителя 1, позволяет согласовать его дефекты с хранимой информацией, при этом по соответствующему адресу накопителя 6 записана нулевая информа-, ция.

Далее в накопитель 1 переписывается эталонная информация из накопителя 7 уже с коррекцией адресов записываемых слов (см. фиг. 5). Если не был найден приемлемый вариант перераспределения информации по адресам контролируемого дефектного на- копителя 1, причем ao ace адреса накопителя 6 занесена единичная инфор. мация, устройство переходит в третий, режим работы.

В третьем режиме генератор 10 кодов коммутации обеспечивает последовательное формирование кодов коммутации.

В данном режиме код коммутации не поступает на второй вход элементов

9 ИЛИ (соответствующие цепи блокировки на фиг. 1 не показаны). Далее для каждого значения кода коммутации блок 5 управления обеспечивает второй режим работы. Следовательно, гри ра.— боте устройства в третьем режиме для согласования дефектов накопителя 1 с информацией инспользуется как ком15 мутация разрядов записываемых в него слов, так и перераспределение информации по адресам.

При этом во втором коммутаторе 3 и в блоке 2 коррекции адреса фиксиЩ руются соответственно код коммутации и адрес коррекции, приводящие к согласованию.

Если же не удается произвести согласование и в третьем режиме, то блок управления 5 выдает свидетельствующий об этом сигнал.

B результате работы устройства в контролируемый дефектный накопитель

1 записывается информация, которая должна в нем храниться, с использованием рассмотренных выше способов согласования дефектов.

Предлагаемое устройство для контроля памяти обеспечивает автоматическое согласование хранимой информации с дефектами накопителя типа

"Константа"1" и "Константа "0", чтс позволяет использовать дефектные ячейки контролируемой памяти и тем самьм увеличить ее эффективный объем и расширяет область применения устройства.

Формула изобретения

1. Устройство для контроля памяти, содержащее первый и второй накопители, схему сравнения, блок формирования адреса и блок управления, причем один из выходов блока формирования адреса подключен ко входу второго накопителя, выход которого соединен с первым входом схемы сравнения, выход которой подключен ко входу блока управления и первому входу первого накопителя, управляющие входы накопителей и первый выход устройства соединены с выходами блока управления, о т л и ч а ющ е е с я тем, что, с целью расши60 рения области применения устройства за счет обеспечения возможности исиспользования дефектных ячеек контро лируемой памяти, оно содержит блок коррекции адреса, элементы ИЛИ, коммутаторы и генератор кодов коммута752497

10 ции, причем входы блока коррекции адреса подключены соответственно к выходам блока формирования адреса и выходу первого накопителя, а выход блока коррекции адреса соединен со вторым выходом устройства, вход re- 5 нератора кодов коммутации подключен к одному из выходов блока управления, выход генератора кодов коммутации подключен к одним из входов элементов

ИЛИ, другие входы которых соединены с одним из выходов блока формирования адреса, выходы которых подключены ко второму входу первого накопителя, вход первого коммутатора подключен к выходам генератора кодов коммутации и второго накопителя, а выход первого коммутатора соединен с третьим выходом устройства, входы второго коммутатора подключены соответственно к выходам генератора кодов коммутации и первого накопителя и входу устройства, а выход второго коммутатора соединен со вторым входом схемы сравнения.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок коррекции адреса содержит сумматор, элементы HJIV. и регистр, причем одни входы элементов ИЛИ подключены к выходу регистра, выходы элемента ИЛИ соединены с одним из входов сумматора, выход которого подключен к выходу блока коррекции адреса, входы которого соединены соответственно со входами регистра и другими входами сумматора и элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Автораское свидетельство СССР

9 515159, .G 11 C 11/00, 197.4 °

2. Авторское свидетельство СССР

9 504250, кл.G 11 С 29/00, 1974 (прототип) .

752497

О 7 ООО400

00 О/ 000

/6 0/Оддс

6О 00О t дд/Оо et(О/001 f 80

g0Or l ада д00 fдд07 0Ф 000 7 О

/ООО// 00

Оо///да/

6 O r 6 0 д <д

0 О 06 /ОР

4000 / ООО доо/1ОО/

OOrg OO O

О./ О О ОО ооагооо О О ООО лб лба ь 4 аА

QQg д 76 О/ 4 /дд

/OS ОО

3 О да

ОО 0 <ОО

/10 ä0/ 1á1

ООО S (О Од ОО ООО 44 O

007 400 Одд

ОО/ ОО

Составитель т зайцева

Техред Н. Баб р д . бурка Корректор М. Шароши

Редактор Л.Веселовская

Заказ 4775/25

Тираж 662

ЦНИИПИ Гос а

Подписное осударственного комитета СССР

113035 Мо по делам изобретений и откр и

ыти д. 45 сква, Ж-35, Раушская На6.

/ илиал ППП "Патент" г. г. Ужгород, ул. Проектная 4

0/8 /до О

/ будд/Рд

Од/ 001 О О ОО 7

К

Жор, g ОО доГ

111 00 О g аобу

4/О

0 00 доО

ОО/

///

70 6 д4

Öá/

44О

g 1д 608 д ОО /1O

/Од 000

OOI /00

oof ОО Г / О дО

OOi 1О