Частно-импульсное множительно-делительное устройство

 

вЕаЕ

Э4Мф

О П И С А Н-ЙЖ

ИЗОБРЕТЕНИЯ КУЯ

«(47 913

Союз Советскив

Социалистических

Республик

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву(22) Заявлено 21. 08. 78 (21) 2660889/18-24 с присоединением заявки Hо— (23) Приоритет

Опубликовано 150980. Бюллетень М9 34

Дата опубликования описания 180980 (53)М. Кл.

G 06 G 7/36

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681.325 (088.8) П.В.Соловов, Н.Л.Москвитин, О.A.Òèòîâ, Н.К.Кокорин, С.Ф.Стрепетов, A ° П.Панкрашкин, A.A.Èàøòàêoâ, A.Í.Êóêóøêèí, Е.М.Вахнов и A.È.Ñìåòàíèí (72) Авторы изобретения (73) Заявитель

Рязанский радиотехнический институт (,54 ) ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники и может быть использовано как автономное операционное звено, так и в составе частотно-импульсных вычисли- 5 тельных устройств.

Известно множительно-делительное устройство (11, содержащее два триггера и два элемента И, причем выход

"I" первого триггера соединен с пер- 30 вым входом первого элемента И, выход которого соединен со счетным входом второго триггера, выход "Т" которого соединен с первым входом второго элемента И и установкой нуля (5 первого триггера., К недостаткам такого, устройства относятся пульсации выходной частоты

F, что затрудняет ее дальнейшую 20 обработку.

Наиболее близким к изобретению является частотно-импульсное множительно-делительное устройство (2f, содержащее реверсивный счетчик, диф- 25 ференцирущщий блок, два триггера, два элемента Н, вычитающий блок, причем выход переноса реверсивного счетчика соединен с выходом днфференрирующего блока, выход которого соеди- 30

2 нен с входом установки единицы первого триггера, единичный выход которого соединен с первым входом первого элемента И, второй вход и выход которого соединены соответственно с шиной первого сомножителя устройства и счетным входом второго триггера, нулевой выход которого соединен с входом установки нуля первого триггера и первым входом второго элемента И, второй вход второго элемента

И соединен с шиной делителя устройства, а выход дифференцирующего блока является выходом устройства, первый вход вычитающего блока соедннеи с выходом второго элемента И, второй вход - с шиной второго сомножителя устройства, а выходы соединены с суммирующим и вычитакеяим входами реверсивного счетчика.

К недостаткам этого устройства следует отнести существутещее ограниГт чение

Ъ

«73 (1) где F<- частота делителя, F — частота первого сомножителя.

Это ограничение обусловлено следуктдиии прйчинамн.

763913

Для нормального функционирования устройства необходимо, чтобы число импульсов, поступающих по суммирующему входу реверсивного счетчика в промежутке между двумя выходными импульсами, было достаточным для его перехода иэ состояния

11...1 (момент выработки импульса выходной частоты) в состояние 00...0, т.е равнялось бы, по крайней мере "2" (так как после выработки очередного выходного импульса первым на вход вычитающего устройства может прийти импульс последовательности F„ (F,частота первого сомножителя), который переведет реьерсивный счетчик иэ состояния 11...1 в состояние 11..-10). 15

Кроме того, еще два импульса частоты требуются для перевода триггеров вычитающего блока из состояния

"E", когда импульсы проходят на вычитающий вход реверсивного счетчика в gp состояние "0", когда импульсы проходят на суммирующий вход реверсивного счетчика.

Целью изобретения является расширение диапазона входных частот. 25

Поставленная цель достигается тем, что в частотно-импульсное множительно-делительное устройство, содержащее реверсивный счетчик, дифферен-. цирующий блок, два триггера два ЗО элемента И, причем выход переноса реверсивного счетчика соединен с входом дифференцирующего блока, выход которого соединен с входом установки единицы первого триггера, единичный выход которого соединен соответственно с шиной первого сомножителя устройства и счетным входом второго триггера, нулевой выход которого соединен с входом установки нуля первого триггера и первым входом второго 40 элемента И, второй вход второго элемЕнта И соединен с шиной делителя устройства, выход дифференцирующего блока является выходом устройства, дополнительно введен блок синхронизации,, первый вход которого соединен с выходом второго элемента И,второй вход с шиной второго сомножителя устройст ва, третий вход — с шиной синхронизирующей частоты устройства, а выходы соединены с суммирующим и вычитающим входами реверсивного счетчика.

На фиг. 1 првдствлена схема устройства; на фиг. 2 - временные диаграммы его работы.

Устройство содержит блок синхронизации 1, реверсивный счетчик 2, дифференцирукщий блок 3, триггер 4, зле мент И 5, триггер 6, элемент И 7.

Блок синхронизации 1 обеспечивает сдвиг во времени совпадающих импуль- щ сов частот F, p Г . Блок 1 произвол дит "привязку" каждой из двух входных частот к несовпадающим во времени импульсам частот синхронизации санхо

Устройство работает следующим образом.

Импульсы частоты F,, поступая через блок синхронизации 1 в реверсивный счетчик 2, уменьшают его содержимое.

IIw переходе счетчика 2 из состояния

00...0 в состояние 11...1 дифференцирующий блок 3 вырабатывает выходной импульс, который устанавливает триггер 4 в состояние "I". При этом через открывшийся элемент И 5 на счетный вход триггера 6 поступит импульс частоты Г, который переводит триггер 6 в состояние "E" и открывает элемент И 7 для прохождения импульсов частоты F<

Последние, поступая через блок синхронизации 1 на суммирующий вход счетчика 2, изменяют его содержимое от значения 11 ...1, через 00...0, до некоторого числа, определяемого моментом прихода второго импульса частоты F, который возвращает триггер 6 в состояние "0", что сопровождается сбросом в "0" триггера 4 и закрыванием элементов И 5 и 7.

Следовательно, число импульсов частоты Р, поступивших в счетчик 2, равно Г /F> . Когда по вычитающему входу реверсивного счетчика 2 поступят

F /F импульсов частоты F, пос1 ледний снова перейдет в состояние

11...1, вырабатывая импульс выходной частоты F, после чего цикл повторится снова.

В соответствии с алгоритмом работы моделирующая зависимость будет . () "ЪФ иметь вид « ф=

, (С

Использование блока синхронизации вместо вычитающего блока, устраняет совпадение импульсов частот F, и F> что позволяет расширить диапазон изменения частот F и Г . При этом ограничение (1) снизится втрое

Fq — 71 .

Fg

Данное обстоятельство объясняется тем, что импульс любой иэ входных частот в блоке синхронизации сопровождается импульсом на его соответствующем выходе. Использование же в прототипе вычитающего блока, обладающего "люфтом" в два импульса, требует для перехода реверсивного счетчика через ноль по крайней мере трех импульсов на выходе элемента И 7, т.е. выполнения условия (1).

Формула изобретения

Частотно-импульсное множительиоделительное устройство, содержащее реверсивный счетчик, дифференцирующий блок, два элемента И, причем выход переноса реверсивного счетчи763913!

Fy

1 р- I 1 I

l!.

1 I!

I 1

Нг„

2-1

Составитель Т.Плешев

Редактор Н.Каменская Техред N.Påéâåñ Корректор М.Демчик

Подписное комитета СССР и открытий

Раушская наб., д.4/5

Филиал ППП Патент", r.Ужгород,ул.Проектная, ка соединен с входом дифференцирующего блока, выход которого соединен с входом установки единицы первого триггера, единичный выход которого соединен с первым входом первого элемента И, второй вход и выход которого соединены соответственно с шиной первого сомножителя устройства и счетным входом

- второго триггера, нулевой выход которого соединен с входом установки нуля первого триггера и первым входом второго элемента И, второй вход второго элемента И соединен с шиной делителя устройства, а выход дифференцирующего блока является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения диапаЗаказ 6285/43 Тираж 751

ВНИИПИ Государственного по делам изобретений

113035, Москва, Ж-35, зона входных частот, в него введен блок синхронизации, первый вход которого соединен с выходом второго элемента И, второй вход — с шиной второго сомножителя устройства, третий вход — с шиной сихронизирующей частоты устройства, а выходы соединены с суммирующим и вычитающим входами реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

1.Паламарюк Г.О. Комбинированные вычислительные устройства, ч.1 . Рязань, 1975, с.13.

2.АВторское свидетельство СССР

Р 217047, кл. G Ol R 23/10, 1965 (прототип).