Система цифровой передачи и приема сигналов цветного телевидения

 

I

О П И С А Н И-ЕИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

764150

Ф

/=-: г

Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 240478 (21) 2622213/18-09 с присоединением заявки ¹ (23) Приоритет— (51) М. Кл.з ,Н 04 и 9/02

Государственный комитет

СССР но делам изобретений и открытий

Опубликовано 1509.80. бюллетень ¹ 34 (53) УДК 621.397. .232.6(088 ° 8) Дата опубликования описания 15Я980 (72) Автор изобретения

С.С. Коган (71) Заявитель (54) СИСТЕМА ЦИФРОВОЙ ПЕРЕДАЧИ И ПРИЕМА

СИГНАЛОВ ЦВЕТНОГО ТЕЛЕВИДЕНИЯ

Изобретение относится к телевизионной технике и может использоваться в системах связи, предназначенных для передачи цветного телевизионного сиг- 5 нала. методом импульсно-кодовой модуляции.

Известна система цифровой передачи и приема сигналов цветного телевидения, содержащая на передающей сто- 10„ роне аналого-цифровой преобразователь, первый кодирующий блок, преббразователь параллельного кода в последовательный, а на приемной стороне пре- образователь последовательного кода в параллельный, первый декодирующий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствующими входами цифроаналогового: преобразователя (11.2р

Однако известная система имеет низкую точность передачи сигналов цветного телевидения.

Цель изобретения — повышение точности передачи сигналов цветного те- 25 левидения. Для этого в систему цифровой передачи и приема сигналов цветного телевидения, содержаифю íà передающей стороне аналого-цифровой преобразова-3р тель, первый кодирующий блок,преобразователь параллельного кода в последовательный, а на приемной стороне преобразователь последовательного кода в параллельный, первый декодируЮщий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствующими входами цифроаналогового; преобразователя, на передающей стороне введены второй и третий кодирующие блоки, коммутатор, сумматор, блок управления, три регистра. Причем выход старших разрядов и выход младших разрядов аналого-цифрового преобразователя подключены к соответствующим входам коммутатора, первая пара выходов коммутатора сбединена с соответствующими входами первого кодирующего блока, вторая пара выходов соединена соответственно с входами второго кодирующего блока, а третья пара;выходов - с входами третьего кодирующего блока, кроме того, выходы ф младших разрядов каждой пары выходов соединены непосредственно с соответствующими входами сумматора, другие три пары входов которого соединены с соответствующими выходами первого, второго и третьего

764150 кодирующих блоков, а первый, второй и третий выходы сумматора соединены с соответствующими первыми тремя вхо. дами первого регистра, первый и второй выходы которого соединены с первйм;и вторым входами второго регистра и с первым и вторым входами блока управления. Первый и второй выходы

""втброгь регистра соединены с первым и вторым входами третьеф> регистра " и с тРетьим и четзертым входами бло(О ка управления, а первый и второй выходы третьего" регистра соединены соответственно с входом < -разрядов и входом служебного разряда преобразователя параллельного кода в последовательный и соответственно с пятым и шестым входами блока управления, первый выход блока управления соединен с четвертым входом первого регистра, а второй выход блока управления соединен с третьим входом 20 второго регистра. На приемной сторо- не систеям цифровой передачи приема йведены три- регистра коммутатор, блок управления, второй и третий декодирующие блоки, второй, третий: 25 ,и четвертый блоки интерполяции и сумматор, причем выход — разрядов

11 и выход служебного раз Ыда преобразователя последовательного кода в параллельный соединены с соответствую-З

-" -щими "входами коммутатора через последовательно соединенные первый, второй и третий регистры, выходы служебного разряда каждого иэ регистров сое ."". " " ""дйнейы соответственно с первым, вторым и третьим входами блока управления, а выход †разрядов второго регист-

2 ра соединен с четвертым входом блока управления, первый выход блока

"уйравления сОединен с третьим входом первого регистра, второй выход блока 40 управления соединен с вторым входом коммутатора. Первая пара выходов коммутатора соединена с соответствующи *. =ми "входамй первого декодирующего блока,-вторай пара выходов соединена

-с входами второго декодирующего блока, а третья пара выходов - c входами третьего декодирующего блока, выход старших разрядов, выход ф млад ших разрядов каждого из декодирующих блоков соединены соответственно с первйм и вторым входами второго, третвего и четвертого блоков"интерполяцйй„ а третьй входы второго, третьего и четвертого блоков интерполяции соединены с выходами служебного разряда каждой пары выходоЮ коммутатора, выходы + старших и + младших раэ— "рядов соответственно второго, третьего и четвертого блокбв "интерполяции соедйнены с шестью входами суммато- 40 ра, первый и второй выХоды которого подЮЖЧейы к "ЬроЫегсйгуйаим входам первого блбка ийтерполяциИ", при этом третй1Гвиход блока 3qg3i7feh9% йодключей к= третьеЪ9= вйоу1у ЪфеФьегб" регист-" д ра, а четвертый выход блока управления подключен к соответствующему входу первого блока интерполяции.

Второй, третий и четвертый блоки интерполяции содержат первый, второй и третий регистры, блок восстановления кода, цифровой блок сравнения, дешифратор, блок сложения, причем к нервому,второму и третьему входам блока интерполяции подключены последовательно соединенные первый, второй и третий регистры, первый и второй выходы первого и третьего регистров соединены с первйми четырьмя входами блока восстановления кода, кроме того, первые выходы первого и второго регистров соединены с первым и вторым входами цифрового блока сравнения, третьи выходы первого, второго и третьего регистров соединены с соответствующими тремя входами дешифратора, выход .цифрового блока сравнения и выход дешифратора соединены соответственно с первым и вторым входами блока сложения, выход которого подключен к пятому входу блока восстановления кода;. при этом выход блока восстановления кода подключен к четвертому входу второго регистра, а выходами †" старших и -- - младших разря2. а. дов блока интерполяции являштся первый и второй выходы третьего регистPB °

На фиг. 1 представлена структурная электрическая схема передающей части предложенной системы; на фиг. 2, 3 и

4 — ее приемной части.

Система цифровой передачи и приема сигналов цветного телевидения содержит на передающей стороне шину 1 входного сигнала, аналого-цифровой преобразователь (AUII) 2, коммутатор 3„ первый, второй и третий кодирующие блоки 4,5,6 соответственно, сумматор 7, три регистра 8,9,10, преобразователь 11 параллельного кода в последовательный, блок управления 12, канал

13 связи. На приемной стороне система содержит преобразователь 14 последовательнОго кода в параллельный, три регистра 15, 16, 17, коммутатор 18, первый, второй и третий декодирующие блоки 19, 20, 21 соответственно, первый, второй, третий и четвертый блоки 22, 23, 24, 25 интерполяции соответственно, каждый из которых содержит первый, второй и третий регистры

26, 27, 28 соответственно, блок 29 восстановления кода, цифровой блок 30 сравнения, дешифратор 31, блок 32 сложения, блок управления 33, сумматор

34, цифроаналоговый преобразователь (ЦАП) 35.

Система работает следующим образом.

Вещательный сигнал цветного телевидения по шине 1 входного сигнала поступает на вход АЦП 2. С выхода ALII снимается цифровой эквивалент входного аналогового сигнала в виде по-

764150 следовательности ll — ðàçðÿäíûõ двоичных кодовых групп в простом коде или ко е Грея. - - старших разрядов (перзый выход Й1П) и младших разрядов (второй выход АЦП) поступают на вход коммутатора 3. В коммутаторе 3 последовательность и-разрядных кодовых ,групп разбивается на три потока. старших и - 1- младших разрядов

2 2 каждого потока поступают соответственно на первые и вторые входы кодирующих блоков 4,5 и 6. Частота поступления кодовых групп на вход каждого кодирующего блока (Г„ ) определяется соотношением 1„ = -- (например, при f,=12,9 мГц, f =4,3 мГц) и близка к средней частоте цветовой поднесущей сигнала системы CEKAM. .Каждый кодирующий блок работает в соответствии с принципами груботочной передачи, т. е. производится сравнение старших разрядов двух соседних кодовых групп. Если один иэ старших разрядов изменился (т.е. ) переключение 1 -ъ0 или 0 - 1), то старших разрядов поступают на перный выход кодирующего блока, а на его, второй выход подается служебная посылка н виде логической "1", означающая режим "грубой" передачи.

Если в -г- старших разрядах изменений не произошло, то на первый выход кодирующего блока поступают

Я- младших разрядов, а на его второй выход — логический "0", означающий режим " точной" передачи.

+- разрядов и служебная посылка..соответственно с первого и второго выходов каждого иэ кодирующих блоков поступают на входы сумматора 7. На входы сумматора поступают также младших разрядов каждого

2 из трех потоков с выхода коммутатора 3.В сумматоре 7 происходит объединение сигналов трех потоков н один поток с частотой следонания кодовых комбинаций Га .

С выходов сумматора ф разрядов, полученных в результате грубо-точного кодирования, служебная посылка, позволяющая отличить режим "грубой" передачи от режима "точной" передачи, и младших разрядов соотнетстнующей кодовой комбинации записываются в ячейки регистра 8. Регистры 8,9 и

10 и блок управления 12 служат для повышения точности передачи значений видеосигнала при резких изменениях уровня яркости видеосигнала. Содержимое регистра 8 через такт перезаписывается в регистр 9,в следующий такт — в регистр 10. С выходов регистра 10 — разрядов, полученных

И

2 в результате грубо-точного кодирования (первый выход регистра 10), и служебная посылка (второй выход регистра 10) подаются на вход преобразователя 11 параллельного кода и по1 следовательный и затем поступают на вход канала 13 связи.

С выхода канала связи через преобразователь 14 последовательного коИ да н параллельный — разрядов и слу5 жебная посылка поступают соответственно на первый и второй входы регистра 15 (фиг. 2). Регистры 15,16,17 и блок управления 33 служат для повышения точности передачи значений видеосигнала при резких изменениях уроння яркости видеосигнала. С выхода регистра 17 — разрядов и служебная поИ

2. сылка поступают соответственно на первый и второй:" входы коммутатора 18.

Коммутатор L8, действуя так же, как коммутатор 3 на передаче, разбивает поток двоичных ко- . довых групп на три потока. Таким образом, с выходов коммутатора 18 - разрядов и, служебная посылка каждого потока поступают соответственно на первый и второй входы декодирующих блоков 19, 20, 21 соответствующих потоков. B каждом декодирующем блоке производится восстановление И -разряд25 ной кодовой группы. и старших разрядов (первый вы2 ход декодирующего блока), - младших разрядов (второй выход декодирующего блока), а также служебная посылка соответствующего потока подаются Соответственно на входы регистров

26 блоков интерполяции 23, 24, 25 (фиг. 3).Затем в каждом потоке производится цифровая обработка с целью уменьшения искажений видеосигнала при плавном пересечении уровней амплитудного квантования. Рассмотрим подробно операции, производимые над сигналами в первом потоке, в остальных потоках .все производится аналогично.

В регистре 26, регистре 27 и регистре 28 записаны три последовательные и-разрядные кодовые группы и соответствующие служебные посылки. Плавному пересечению уровней амплитудно45 го квантования, соответствующих ф старшим разрядам, соответствует наличие служебных посылок "0" в регистре 26, "1" в регистре. 27 и "0" в регистре 28. Дешифратор 31 в этом случае подает логическую "1" на первый вход блока 32 сложения. Кроме того, цифровой блок 30 сравнения сравнивает ф старших разрядов, записанных в регистре 26 и регистре 27 и, если они отличаются не больше, чем на один уровень грубого квантования, подает логическую "1" на второй вход блока сложения. Логическая "1" с выхода блока сложения поступает на уйравляющий вход блока 29 восстановления кода. Кроме того, на входы блока socстановления кода поступают и-разрядные кодовые группы с регистра 26 и регистра 28. Блок 29 записывает в регистр 27 новую и-разрядную кодовую группу, полученную в простейшем слу764150 чае линейной интерпоЛдцией, в общем случае функциональной, например синусоидальной, интерполяцией по кодовым группам, записанным в регистрах 26 и 28. Процедура интерполяции значительно повышает качество передачи сигналов каждого из трех потоков.

Аналогичная обработка производится в двух других блоках 24 и 25 интерполяции, и-разрядные кодовые группы с выходов регистров 28 блоков интерполя10 ции (первый выход — старшие - раэряИ дов, второй выход — младшие " разрядов) поступают на вход сумматора 34 (фиг.4)

При резких скачках яркости видеосигнала первые три значения сигнала, непосредственно следующие за скачком, передаются с П - разрядной точностью, поскольку ойи принадлежат к трем разным потокам. Однако, если эти три значения находятся в зоне одного и того же "грубого" уровня квантования, существует воэможность точно восстановить третье после резкого скачка значение сигнала. С этой 25 .целью на передающей стороне введены регистры 8, 9, 10 и блок управления

12 (фиг..1) и на приемной стороне регистры 15, 16, 17 и блок управления

33 (фиг.2). В регистрах 8,9,10 запи- 30 саны три последовательные кодовые комбинации, содержащие " - разрядов, полученные в результате грубо-точного кодирования (первые выходы регистров) и собтветствующие служебные посылки (вторые выходы регистров).

Сигналы с выходов каждого из регистров 8,9, 10 подаются на блок управления 12. Блок управления 12 выявляет ту ситуацию, когда служебные посыл ки so всех трех регистрах равны логической "1" и все $ разрядйые двоичные комбинации равны между собой, т.е.- соответствуют одному и тому же уровню грубого квантования. Блок управления 12.в этом случае заменяет на нулевую д- разрядную комбинацию в регистре 9. Кроме того; в регистр

8 вместо ранее записанных старших -"1

2 разрядов записываются - младших разрядов той же кодовой группы, посту-50 пающих с третьего выхода сумматора 7.

Содержимое ячеек, регистров 8,9, 10, в которых записаны служебные посылки остается беэ изменений.

На приемной стороне системы в регистрах 15, 16, 17 записываются три последовательные кодовые комбинации, содержащие разрядов, полученные

2. в результате грубб- точного кодирования (первые выходы регистров), и соответствующие служебные посылки 60 (вторые выходы регистров). Сигналы с. вторых выходов регистров 15, 16, 17, а. также с первого вйходХ регистра 16, подаются на входы блока управления 33. Блок управления 33 эыделяет те ситуации, когда служебные посылки, записанные в каждом регистре

15,16, 17, равны "1", а )1 разрядов аписанных в регистре 16, равны "0".

В этом случае блок управления 33 записывает в регистр 15 вместо служебной посылки "1" служебную посылку "0" и запрещает перезапись э следующем такте содержимого регистра 16 в регистр 17. В данном такте на вход коммутатора 18 с выхода регистра 17 поступают ф- старших разрядов и служебная посылка "1", в следующем такте — те же д- старших разрядов и служебная посылка "1", а в третьем такте — ф- младших разрядов и служебна посйлка "0". Таким образом, восстанавливается информация о точном значении сигнала на третьем тактовом интервале (периоде дискретизации) после резкого скачка яркости видеосигнала..Блок управления 33 обеспечивает через коммутатор 18 запись в декодирующий блок соответствующего потока (например, первого) на втором такте

И- старших разрядов, а на третьем такте Л. младших разрядов, соответствующих значению видеосигнала на третьем тактовом интервале после резкого скачка яркости видеосигнала. Ситуация, используемая для передачи информации о точном значении сигнала, в реальном сигнале мало вероятна. Поэтому ошибочное срабатывание исключается. Действительно, используются три последовальные кодовые группы, вторая из которых нулевая и каждая сопровождается служебной попылкой "1". Кодовая группа иэ — нуИ левых старших разрядов, например, при

n=8 — это 0000 соответствует зоне, где располагаются строчный и другие синхронизирующие импульсы телевизионного сигнала, имеющие длительность нескольKо микросекунд. Поэтому вероятность резкого одиночного скачка видеосигнала в зону кодовой группы 0000 практически равна О. Зная местоположение первой и третьей проб после резкого скачка яркости видеосигнала, можно интерполировать значение средней, вто- рой, пробы. Для решения последней задачи используется блок 22 интерполяции (фиг.4)> п — разрядные двоичные кодовые комбинации с выхода блока 22 каждый такт поступают на выходы ЦАП

35, с выхода которого восстановленный телевизионный видеосигнал поступает на шину выходного сигнала .

Таким образом, предложенная система передачи позволяет обеспечить высокую точность передачи сигналов цветного телевидения системы СЕКАМ, исПользуемой в СССР.

Формула изобретейия

1. Система цифровой передачи и приема сигналов цветного телевидения, содержащее на передающей стороне аналого-цифровой преобразователь, первый

9 .764150 10, кодирующий блок, преобразователь параллельного кода в последовательный, а на приемной стороне преобразователь последовательного кода в параллельный, первый декодирующий блок, первый блок интерполяции, первый и второй выходы которого соединены с соответствующими входами цифро-аналогового преобразователя, о т л и ч а— ю щ а я с я тем,, что,,с целью повышения точности передачи сигналов цветного телевидения, на передающей стороне введены второй и третий кодирующие блоки, коммутатор, сумматор, блок управления, три регистра, причем выход старших разрядов и выход младших разрядов аналого-цифрового пре- IS образователя подключены к соответствующим входам коммутатора, первая пара выходов коммутатора соединена с соответствующими входами первого кодирующего блока, вторая riapa 20 выходов соединена соответственно с входами второго кодирующего блока, а третья пара выходов — с входами третьего кодирующего блока, кроме того, выходы — младших разрядов 25 каждой пары выходов соединены непосредственно с соответствующими входами сумматора, другие три пары входов которого соединены с соответ- ствующими выходами первого, второго и третьего кодирующих блоков, а первый, второй и третий выходы сумматора соединены с соответствующими первыми тремя входами первого регистра, первый и второй выходы которого соединены с первым и вторым входами второго регистра,и с первым и вторым входами блока управления, первый и второй выходы второго регистра соединены с первым и вторым входами третьего регистра и с третьим и четвертым входа- 40 ми блока управления, а первый и второй выходы третьего регистра соединены соответственно с входом — раэl1 рядов и входом служебного разряда преобразователя параллельного кода в последовательный и соответственно с пятым и шестым входами блока управления, при этом первый выход блока управления соединен с четвертым входом первого регистра, второй выход(, блока управления соединен с третьим входом второго регистра, на приемной стороне введены три регистра, коммутатор, блок управления, второй и третий декодирующие блоки, второй, третий и четвертый блоки интерполяции и сумматор, причем выход ф разрядов и выход служебного разряда преобразователя последовательного кода в параллельный соединены с соответствующими входами коммутатора через последо- ф9 вательно соединенные первый, второй и третий регистры, выходы служебного разряда. каждого иэ .регистров соединены соответственно с первым, вторым, «и третьим входами блока управления, 5 выход -д- разрядов второго регистра

2 соединен с четвертым входом блока управления, первый выход блока управления соединен с третьим входом первого регистра, второй выход блока управления соединен с вторым входом коммутатора, первая пара выходов коммутатора соединена с соответствующими входами первого декодирующего блока, вторая пара выходов соединена с входами второго декодирующего блока, а третья пара выходов вЂ, с входами третьего декодирующего блока, выход

Я старших разрядов, выход ЗХ младших разрядов каждого из декодирующих блоков соединены соответственно с первым и вторым входами второго, третьего и четвертого блоков интерполяции, а третьи входы второго, третьего и четвертого блоков интерполяции соединены с выходами служебного разряда каждой пары выходов коммутатора, выходы 2. старших и — младших разрядов соотг Я а ветственно второго, третьего и четвертого блоков интерполяции соединены с шестью входами сумматора, первый и второй выходы которого подключены к соответствующим входам первого блока интерполяции, при этом третий выход блока управления подключен к третьему входу третьего регистра, а чет-. вертый выход блока управления подключен к соответствующему входу первого блока интерполяции.

2. Система по п.l, o т л и ч а ющ а я с я тем, что второй, третий и четвертый блоки интерполяции содержат первый, второй и третий регистры, блок восстановления кода, цифровой блок сравнения, дешифратор, блок сложения, причем к первому, второму и третьему входам блока интерполяции подключены последовательно соединенные первый, второй и третий регистры, первый и второй выходы первого и третьего регистров соединены с первыми четырьмя входами блока восстановления кода, кроме того, первые выходы первого и второго регистров соединены с первым и вторым входами цифрового блока сравнения, третьи выходы первого, второго и третьего регистров соединены с соответствующи-. ми тремя входами дешифратора, выход цифрового блока сравнения и выход дешифратора соединены соответственно с первым и вторым входами блока сложения, выход которого подключен к пятому входу блока восстановления кода, при этом выход блока восстановления кода подключен к четвертойу входу второго регистра, а выходами в. старших и я- младших разрядов

4 Я .блока интерполяции являются первый

;и второй выходы третьего регистра.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании 91344312, л. Н 4 F>опублик. 23.01.74 (прототип).

7á 4150 ре тисрро6

Фиг. Ф

ВЙИИПИ Заказ 63 4/51 Тираж 729. Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4