Устройство для передачи информации

 

% I (. А Н И

Союз Советских

Социалистических

Республик

ОП И

ИЗОБРЕТЕНИЯ (ii>765859

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 18. 12. 78 (21) 2700133/18-24 (51)М. Кл.з .G 08 С 19/28 с присоединением заявки ¹(23) ПриоритетГосударственный комитет ссср по делам изобретений и открытий

Опубликовано230980. Бюллетень ¹35

Дата опубликования описания 26. 09. 80 (53) УДК 621 398 (088. 8) 10. М. Сазонов, A. И. Матреничев, Ю. Д. Ивасенко, А. М. Воловик и В. А. Победоносцев (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ

1

Изобретение относится к измерительной информационной технике и может быть использовано в многоканальных системах передачи информации.,5

Известно устройство для передачи информации, содержащее блок отбора

Информации, соединенный с выходом адаптивного дискретизатора, блок времени и анализатор частоты отсче- 1О тов информации, входы которого соединены с выходами адаптивного дискретиэатора и блока времени, а выходы подключены к входам блока уставок адаптивного дискретизатора и выходно-15

ro блока f1) .

Недостатком устройства является то, что частота поступления существенных отсчетов в канал связи оста тся переменной, а для наиболее эффективного использования каналов . связи необходим равномерный поток информации.

Наиболее близким по технической сущйости к предлагаемому является 25 устройство для передачи информации, содержащее коммутатор, ключи, блок памяти, блок сравнения, канал связи и буферный накопитель, состоящий из блока управления записью, блока уп- 30

2 равления считываниеМ и блока памяти, выход коммутатора соединен с первым входом блока сравнения и через ключи - с входом блока памяти и с первым входом блока памяти буферного накопителя, выход блока памяти подключен ко второму входу блока сравнения, выход которого соединен с управляющими выходами ключей, первые выходы блока управления .записью и блока управления считыванием подключены соответственно ко второму и к третьему входам блока памяти буферного накопителя, выход которого соединен с каналом связи $2j .

Недостатком этого устройства является то, что при различной активности входной информации .возможна как потеря информации при переполнении буфера, так и отсутствие информации для передачи в канал связи при опустошении буфера. Это приводит к неравномерности потока существенной информации в канал связи и, следовательно, снижает надежность устройства.

Цель изобретения — повышение надежности устройства.

Эта цель достигается тем, что в устройство для передачи информации.

7б5859 содержащее коммутатор, ключи, блок памяти, блок сравнения, канал связи и буферный накопитель, состоящий из блока управления записью, блока управления считыванием и блока памяти, выход коммутатора соединен с первым входом блока сравнения и через ключи — c входом блока памяти и с первым входом блока памяти буферного накопителя, выход блока памяти подключен ко второму входу блока сравнения, выход которого соединен с управляющими выходами ключей, первые выходы блока управления записью и блока управления считыванием подключены соответственно ко второму и к третьему входам блока памяти буферного накопителя, выход которого соединен с каналом связи, введены блок вычитания, Формирователь допусков, триггер и формирователь кода, вторые выходы блока управления записью и блока управления считыванием буферного накопителя подключены соответственно к первым и и вторым входам блока вычитания и триггера, выход которого соединен с третьим входом блока вычитания, выходы которого через формирователь допусков и через формирователь кода соответственно подключены к третьему входу блока сравнения и к четвертому входу блока памяти буферного накопителя.

На чертеже представлена Функциональная схема устройства.

Оно содержит коммутатор 1, блок сравнения 2, вентили 3 и 4, блок памяти 5, Формирователь допусков б, буферный накопитель 7, включающий блок управления записью 8, считыванием 9 и блок памяти 10, канал связи 11, блок вычитания 12, триггер

13 и формирователь кода 14.

Устройство работает следующим образом.

Входной сигнал с датчика через коммутатор 1 поступает на блок срав.нения 2 и на вентили 3 и 4.На другой вход блока сравнения с блока памяти 5 поступает предсказанное значение этого параметра. Блок сравнения определяет модуль разницы между истинным и предсказанным значениями входной величины и сравнивает его с величиной допустимого отклонения, поступающего с Формирователя допусков б. Если разница между истинным и предсказанным значениями входной величины превышает величину заданного отклонения, то на выходе блока сравнения появляется сигнал, поступающий на буферный накопитель, содержащий блох управления записью 8, блок управления считыванием 9 и блок памяти 10 для переключения адреса записи и открывает вентили 3 и 4. Входная информация поступает на запись в блок

tS

65 памяти 10 буферного накопителя 7 и в блок памяти 5. Если разница между истинным и предсказанным значениями входного параметра меньше заданной величины, то этот отсчет считается несущественным и не регистрируется.

Затем переключается коммутатор, и схема переходит к анализу следующего параметра. Одновременно происходит циклическая выдача с буферного накопителя 7 с помощью блока управления считыванием 9 записанной в нем информации в канал связи с постоянным тактом. Текущие адреса записи и считывания с блоков записи 8 и считывания 9 поступают на блок вычитания 12 и одновременно старший разряд адреса поступает на сброс триггера 13. Причем триггер устанавливается в единицу при переключении старшего разряда счетчика адреса записи в "нуль" и в "нуль" - при переключении в "нуль" старшего разряда адреса считывания. Выход триггера поступает на старший разряд вычитателя. Таким образом, на выходе вычитателя будет все время вычисляться разница между кодами адреса записи и адреса считывания. Подключение триггера позволяет сохранить знак этой разницы при переходах кодов адресов от всех единиц к нулям.

Код разницы адресов записи и считывания поступает на формирователь допусков 6, причем при увеличении этой разницы коридор допусков увеличивается, что эквивалентно уменьшению количества существенных выборок и, следовательно, уменьшению скорости записи, и наоборот. Таким образом, величина коридора дискретизации устанавливается такой, что скорость записи будет равна скорости считывания. Сигналы о величине текущего коридора допусков поступают на формирователь кода 14, и соответствующий код программы, необходимый для расшифровки информации при обработке, поступает на запись и буферный накопитель.

Таким образом, при циклическом считывании информации из блока памяти с постоянным тактом между текущим адресом считывания и адресом ячейки, в которую записан последний существенный отсчет, в любой момент времени имеется определенное число ячеек, в которые записана еще не переданная в канал связи информация. Это позволяет полностью исключить потери информации при обеспечении равномерного ее потока и наиболее эффективно использовать возможности канала связи, что в конечном итоге повышает надежность устройства.

Формула изобретения

Устройство для передачи информации, содержащее коммутатор, ключи, 765859

Составитель Н. Баганова

Редактор Т Иванова Техред Е ° Гаврилешко . Корректор О. Ковинская

Эаказ 6514/47 Тираж 682 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, й-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,. 4 блок памяти, блок сравнения, канал связи и буферный накопитель, состоя" щий из блока управления записью, блока управления считыванием и блока памяти, выход коммутатора соединен с первым входом блока сравнения и через ключи — с входом блока памяти и с первым входом блока памяти буферного накопителя, выход блока памяти подключен ко второму входу блока сравнения, выход которого соединен с управляющими выходами ключей, первые выходы блока управления записью и блока управления считыванием подключены соответственно ко второму и к третьему входам блока памяти буферного накопителя, выход которого соединен с каналом связи, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок вычитания, фбрмирователь допусков, триггер и формирователь кода, вторые выходы блока управления записью и блока управления считыванием буферного накопителя подключены соответственно к первым и вторым входам вычитания и триггера, выход которого соединен с третьим входом, блока считывания, выходы которого через формирователь допусков и через формирователь кода соответственно подключены к третьему входу блока сравнения и четвертому входу блока памяти буферного накопителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР.

9 319954, ЯКИЕ G 08 С 19/06, 02.06.70.

2. Авторское свидетельство СССР

9 306486, ЯКИ G 08 С 14/28, 26 27.03.69 (прототи ).