Аналоговое запоминающее устройство

 

О П И С А Н И Е (Н 7Я ЯЯ()

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 02.11.78 (21) 2679615/18-24 с присоединением заявки ¹â€” (23) Приоритет— (51) M. Кл.

G 11 С 27/00

Гесударстввннык комитет (53) УДК 681.327..6(066.8) Опубликовано 23.09.80. Бюллетень № 35

Дата опубликования описания 28.09.80 ае деяам ювбрвтеннй н аткрмтнй (72) Авторы изобретения

И. Г. Вагнер, В. С. Плеханов и В. М. Сидоров

Новосибирский электротехнический институт (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Изобретение относится к аналоговой вы числительной технике и может быть исполь. зовано в устройствах обработки аналоговой информации.

Известны аналоговые элементы памяти разомкнутого типа, содержащие последовательно соединенные устройство записи, запоминающий элемент.с разрушающим считыванием информации, устройство считывания, обладающее низкой точностью 111.

Известно устройство, в котором повышение точности достигается эа счет введения отрицательной обратной связи 12).

Однако отрицательная обратная связь в этом случае применяется только для элементов с неразрушающим считыванием информации.

Целью изобретения является повышение точности аналогового запоминающего устройства.

Достигается это тем, что s аналоговое запоминающее устройство, содержащее последовательно соединенные блок записи„запоминающий элемент с разрушающим считыванием информации, блок счнтывання, выход которого является выходом устройства, введены два фиксатору уровня, сумми2 рующий и вычнтающнй блоки н блок управления, прн этом, первый вход аычитающего блока является входом устройства, второН вход соединен с выходом 0JI0KI cRNTblssния, а выход — с одним из входоа блока суммирования, другой вход которого соединен с выходом первого фиксатора уровня, а выход — с первым входом второго фикса1 ора уровня, второй вход которого соединен с первым выходом блока управления, а выход— с первым входом блока записи н с первым тв входом первого фиксатора уровня, второй и третий входы которого соединены соответственно с вторым я третьим выходамн блоКа управления, четвертый выход которого

:оедннеи с вторым входом блока записи, а пятый выход — с вторым входом блока считывания, при этом вход блока управлеws является управляющим входом аналогового эапомияающего устройства.

На фиг. 1 приведена блок-схема устройщ ства; на фиг. 2-идеализированная характеристика вход-выход (эаписи-считывания) запоминающего элемента; на фиг. 3 — уп рощенная Временная диаграмма работы блока памяти.

7%880

) щий с первого выхода на второй (управляющий) вход второго фиксатора уровня 4, который в интервале времени (t — t <) отслеживает и с момента t 4 запоминает значение сигнала на первом входе (см. фиг. Зк)

Х (!) = Х (!).

В такте записи блок управления 5.формирует импульс (см. фиг. Зд), поступающий з с четвертого выхода на второй вход блока записи 6, который вырабатывает сигнал записи (см, фиг. Зл), пропорциональный (обычщ но равный по амплитуде) сигналу на первом

его входе, т. е. X „, Х (I) = Хвх, и производится первая запись в запоминающий элемент 7. При этом, рабочая точка запоминающего элемента перемещается в положе) ние 2 (см. фиг. 2). Одновременно с этим в интервале (t <-— t >) блок управления 5 формирует импульс (см. фиг. 3 r), поступающий с его третьего выхода на третий вход первого фиксатора уровня 3, который отслеживает н с момента времени tq запоминает до е следующего цикла сигнал íà его первом входе (си. фиг. 3 н), т. е. Х (I) = Х „(1) = Хв„, 3

Г!редлагаемое устройство (см. фиг. 1 содержит вычитающий блок I, суммирую щий блок 2, два фиксатора уровня 3 и 4 блок управления 5, блок записи 6, запоми иающий элемент 7 и блок считывания 8

Устройство работает следующим обра зом.

Весь интервал времени записи информа ции s запоминающий элемент 7 состоит и нескольких временных интервалов, каждыи из которых состоит из двух тактов — разру шающего считывания и записи. При этом работа аналогового запоминающего устрой ства описывается системой нелинейных раз костных уравнений

° °

Xyg(L) =Xах+Xyp«<)-Хвжм (L) хвьиб)if x>Ä(a}) (1 при начальных условиях Х1п (0) = О

Хв„„(О) == 0, где второе уравнение системы описывает характеристику вход-выход (за пись-считывание) запоминающего элемента

7, i = !,2,3...

Пусть в нулевом цикле в момент времени

t (см. фиг. За) на управляющий вход бло ка управления 5 поступает импульс запуска.

Блок управления 5 формирует импульс (см. фиг. Зв), поступающий с второго выхода на второй вход первого фиксатора уровня 3, который в интервале времени (t г — (Q устанавливается в ноль (см. фиг. Зн), т. е.

Х4„,(О) = О. В нулевом цикле не происходит записи в запоминающий элемент 7 и установка в ноль первого фиксатора уровня соответствует запоминанию начального условия Х „(О) == 0.

8 первом цикле в момент времени блок управления 5 формирует импульс (фиг. Зе), поступающий с пятого выхода на второй (управляющий) вход блока считывания 8, который обеспечивает разрушающее считывание информации с запоминающего элемента 7. Состояние запоминающего элемента 7 к данному моменту времени может быть произвольным, что зависит от аналоговой величины, записанной в предыдущем процессе работы. Примем для определенности, что запоминающий элемент находится в нулевом состоянии (см. фиг. 2, точка 1), прн этом в такте считывания блок считывания 8 формирует выходной сигнал Хви„(1) =

=- 0 (см. фиг. Зм), вычитающий блок 1 выделяет сигнал ошибки (см. фиг. Зз), равный разности входной (см. фиг. Зж) и выходной аналоговых величин AX(I) = X x— — Х,„(!) =Х „.

Суммирующий блок 2 выполняет операцию сложения сигнала ошибки и выходного сигнала первого фиксатора уровня 3, формируя сигнал (см. фиг. 3, и) Хх (1) =

ЬХ(1) + Х,в,(0), поступающий на первый вход второго фиксатора уровня 4, По окончании переходных процессов в блоке считывания 8, в вычитающем 1 и суммирующем 2 блоках, соответствующих моменту времени тв, блок управления 5 вырабатывает импульс (см. фиг. Зб), поступаюВо втором цикле, в такте считывания, блок управления 5 формирует импульс, поступающий на блок считывания 8, и осуществляется считывание с запоминающего элемента 7, который при этом устанавливается в нулевое состояние (рабочая точка перемещается в положение 1 на фиг. 2). Блок считывания 8 формирует выходной сигнал, однозначно определяемый характеристикой записи-считывании запоминающего элемента 7 и величиной сигнала записи в первом цикле (см. фиг. 3 м) Хв„,„(2) = f !Хзп(1) I.

Вы читающий блок 1 выделяет сигнал ошибки ЬХ (2) = Xsx — Хв„(2), который зю складывается в суммирующем блоке 2 с выходным сигналом первого фиксатора уровня 3, который в первом цикле соответствовал величине записываемого сигнала (см. фиг. Зи), т. е. Х (2) = ЬХ(2) + Хч,(!) =

= (2) + X вкПо окончании переходных процессов в блоке считывания 8, вычитающем 1 и суммирующем 2 блоках блок управления 5 вырабатывает импульс (см. фиг. 36), поступающий на второй вход второго фиксатора уров4 ия 4, который отслеживает и запоминает выходной сигнал суммирующего блока 2 ,(см. фиг. Зк) т. е. Х,(2) = Х (2).

В такте записи блок управления 5 формирует импульс (см. фиг. Зд), поступающий на второй вход блоКа записи б, который вы е рабатывает сигнал записи, определяемый выходным сигналом второго фиксатора уровня

4 и который отличается от сигнала записи в первом цикле на величину возникшей (имеющейся) ошибки, т. е. Хзп(2) = Х,(2) — — ЬХ (2) + Хвх (см. фиг. Зл).

Под действием этого сигнала происходит вторая запись в запоминающий элемент 7, рабочая точка которого перемещается в положение 3 (см. фиг. 2). В этом же такте

765880

5лок управления 5 формирует импульс (см. фиг. 3 r), поступающий на третий вход первого фиксатора уровня 3, который отслеживает и. запоминает до следующего цикла сигнал на его первом входе (см. фнг. 3 н), т. е. Х<р,(2) = Хч,(2).

В третьем и всех последующих циклах все блоки аналогового запоминающего устройства работают аналогично, причем рассмотренные процессы продолжаются до тех пор, пока величина ошибки в каком-нибудь цикле не станет меньше заданной (требуемой).

Алгоритм работы устройства остается таким же в случае, если запоминающий элемент 7 имеет симметричную относительно начала координат характеристику записи-считывания, т. е. запоминающий элемент? позволяет запоминать аналоговые величины обоих полярностей.

Время записи информации в предлагаемом блоке аналоговой памяти зависит от требуемой точности записи информации и от вида характеристики записи-считывания.

При построении аналогового запоминающего устройства, содержащего множество элементов памяти, вычитающий и суммирующий блоки, фиксаторы уровня, блоки записи и считывания являются общими для всего запоминающего устройства, вне зависимости от общего числа запоминающих элементов.

Кроме того, можно использовать запоминающие элементы без их предварительной отбраковки, что улучшает экономические показатели блока аналоговой памяти.

Формула изобретения

Аналоговое запоминающее устройство, содержащее последовательно соединенные блок записи, запоминающий элемент с разрушающим считыванием информации, блок считывания, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности устройства, в него введены два фиксатора уровня, суммирующий н вычитающий блоки и блок управ1е ления, при этом, первый вход вычитающего блока является входом устройства, второй вход соединен с выходом блока считывания, а выход — с одним из входов блока суммирования, другой вход которого соединен с выходом первого фиксатора уровня, а выход — с первым входом второго фиксатора уровня, второй вход которого соединен с первым выходом блока управления, а выход — с первым входом блока записи и с первым входом первого фиксатора уровня, р второй и третий входы которого соединены соответственно с вторым и третьим выходами блока управления, четвертый выход которого соединен с вторым входом блока записи, а пятый выход — с вторым входом бло2f ка считывания, при этом, вход блока управления является управляющим входом аналогового запоминающего устройства.

Источники информации, принятые во внимание при экспертизе

1. Под ред. Б. С. Сотекова. Аналоговые запоминающие и адаптивные элементы. М.

«Энергия», 1973.

2. Авторское свидетельство СССР

Хо 356695, кл. G 11 С 27/00, 1972 (прототип).

tI ж (!

t I и — -1 — - + 1 I

ФикЗ

Составитель В, Муратов

Занан 16/46

E. Гончар Техред К: Шуфрич Корректор Г. Наэарова

Тираж 662, Подннсное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьггнА

t t3036, Москва, Ж вЂ” 36, Раушскаи. наб., д. 4/6

Филиал ППП cfIaTele», г, Ужгород, ул. Проектнаи, 4