Распределитель импульсов

 

Союз Советскик

Социалистических

Республик ц771873

ИЗОБРЕТЕйИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ (61) Дополнительное к авт. свид-ву— (22) Заявлено21.07.78 (21) 2647176/18 с присоединением заявки Й9 (23) Приоритет—

Опубликовано 15.10.80. Бюллетень N

Дата опубликования описания 151080

1)М, Кл.-

Н 03 К 17/62

Государственный комитет

СССР по делам изобретений и открытии

З) Уд) 621. 316. 56 (088.8) (72) Авторы изобретения

A.B.IIIàíèí и В.И.Горин (71) Заявитель (54) РАСПРЕДЕЛИТЕЛЬ

ИМПУЛЬСОВ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в качестве формирователя сигналов управления и синхронизации в системах обработки информации.

Известны распределители, содержа —. щие триггеры, логические элементы и управляющее устройство (1) .

Их недостаток — невозможность блокирования кода настройки в процессе работы.

Кроме того, .известны распределители импульсов,.содержащие триггеры по числу разрядов, элементы И ввода и опроса, дешифратор, причем первые входы элементов И ввода подключены к клеммам кода настройки, вторые входы объединены и подключены к шине записи, а выходы соединены со входами соответствующих триггеров, первые входы элементов И опроса объединены и подключены к шине тактовых импульсов (21

Их недостаток состоит в том, что эти устройства не позволяют осуществлять прерывания заданной кодом настройки программы и проводить ее коррекцию в роцессе распределения.

Цель изобретения — расширение функциональных возможностей распределителя импульсов.

Цель достигается тем, что в распределитель импульсов, содержащий входные элементы И, первые входы которых соединены с входными шинами, а выходы— с первыми входами соответствующих разрядных треггеров, выходные элементы И и дешифратор, введены дополнительные триггеры, элементы И, ИЛИ, 2И-2ИЛИ, инверторы и коммутатор,причем единичные выходы каждого разрядного триггера соединены с первыми входами соответствующих выходных элементов И, вторые входы которых подключены к выходу первого элемента И, а выходы — к выходным шинам, ко входам коммутатора и к вторым входам соответствующих разрядных триггеров, нулевые выходы которых соединены с третьими, четвертыми и пятыми входами выходных элементов И последующих разрядов и входами дешифратора, при этом выход последнего подключен к первому входу первого элемента HJIH второй вход которого соединен со вторыми входами входных элементов И и выходом второго элемента И, первый

771873 вход которого подключен к выходу первого элемента ИЛИ и через первый инаертор — к первому входу первого элемента И, а второй — к первому входу третьего элемента И и выходу элемента

2И-?ИЛИ, первый, второй, третий, подключенный через второй инвертор, и четвертый входы которого соединены с соответствующими шинами управления, при этом четвертый вход элемента

2И.-2ИЛИ подключен к первому входу четвертого элемента И и второму входу первого элемента И, третий вход которого соединен с единичным выходом первого дополнительного триггера, его нулевой выход подключен ко второму входу третьего элемента

И, выход которого соединен с первым входом упомянутого триггера, а его второй вход соединен с выходом второго элемента ИЛИ, первый вход которого подключен к первому входу третьего элемента ИЛИ, а второй вход — к выходу коммутатора и первому входу пятого элемента И, второй вход которого соединен с другой управляющей шиной, при этом выход пятого элемента И подключен к первому входу второго дополнительного триггера, второй его вход соединен с выходом третьего элемента ИЛИ и третьими входами разрядных триггеров, кроме того, нулевой выход второго дополнительного триггера соединен с управляющим входом дешифратора, а единичный выход — co вторым входом четвертого элемента И, выход которого подключен ко второму входу третьего элемента

ИЛИ.

На чертеже представлена функциональная схема распределителя.

Распределитель содержит разрядные триггеры 1=1-1=4, элементы И-2=1-2=4 и 3=1-3=4, дешифратор 4, элемент

ИЛИ 5, элемент И б, инверторы 7,8„ элемент 2И-2ИЛИ 9, элемент И 10, элемент, ИЛИ 11, триггер 12, элемент

И 13,14, элемент ИЛИ 15, триггер 16, элемент И 17, коммутатор 18, входные шины 19=1-19=.4, шины 20=1-20=4 управления коммутатором, шины 21-25 управления соответственно импульсом пуска, режимом работы, тактовых импульсов, разрешением сброса прерывания и начального сброса, выходные шины 26=1-26=4.

Устройство работает следующим образом.

Перед началом работы подается импульс .начального сброса на шину 25.

Импульс сброса через элементы ИЛИ 11, 15 устанавливает в нулевое состояние триггеры 1=1-1=4 распределителя по переднему фронту, а триггеры 12,16 по заднему фронту импульса. При этом на выходе дешифратора 4 формируется единичный потенциал, который через элемент ИЛИ 5 гоступает на вход элемента И б, разрешая прохождение сигналов на входы элементов H 2=1-2=4.

На вход элемента И 13 поступают нулевые потенциалы с выхода инвертора 7 и триггера 12, запрещающие (блокирующие) прохождение импульсов тактовой частоты на входы выходных элементов

И 3=1-3=4, а нулевой потенциал с выхода триггера 16 блокирует прохождение импульсов через элементы И 17 и

ИЛИ 15 на сброс триггеров 1=1-1=4 распределителя. При установке на шине 22 единичного потенциала распределитель работает в ждущем режиме: в. этом случае через элемент 2И-2ИЛИ

9 проходит импульс пуска с шины 21, а при установке нулевого потенциала— в циклическом режиме, в этом случае через элемент 2И-2ИЛИ 9 проходят импульсы тактовой частоты с шины 23.

Рассмотрим ждущий режим работы распределителя импульсов.. Поданный на шину 21 импульс пуска, синхронный с импульсом тактовой частоты, поступает через элементы 2И-2ИЛИ 9 и И б на входы элементов И 2=1-2=4 и осуществляет запись кода настройки (программы) с шин 19=1-19=4 в триггеры 1=1-1=4 распределителя по своему переднему фронту, а поступая с выхода элемента И б на вход элемента ИЛИ 5, поддерживает на ее выходе единичный потенциал на время существования импульса записи, тем самым обеспечивая наличие всего импульса на шине записи, осуществляя надежную запись кода настройки. Потенциал с выхода элемен— та ИЛИ 5 через инвертор 7 блокирует прохождение импульсов тактовой частоты на опрос распределителя при наличии программы в триггерах 1=1-1=4, равной нулю, и на время записи кода настройки. Импульс с выхода элемента

2И-2ИЛИ 9 поступает также на вход элемента И 10 и при наличии разрешения на ее втором входе проходит на

S-вход триггера 12, устанавливая его в единичное состояние по заднему фронту импульса.

По окончании импульса пуска и при наличии кода настройки, отличного от нуля, на входе элемента И б появляется нулевой потенциал, блокирующий изменение программы распределителя, а на входе элемента И 13 формируются единичные потенциалы, разрешающие прохождению импульсов тактовой частоты на опрос распределителя импульсов.

В этом случае импульс тактовой частоты с шины 23, поступая на входы элементов И 3=1-3=4 через элемент И

13,формирует выходной импульс лишь на выходе элемента И 3=1, разряд триггера 1=1 которого находится в единичном состоянии, так как элементы И 3 всех предыдущих каналов блоKI;paBBHb нулевыми потенциалами с прямых вьходов триггеров 1 соответствующих разрядов, а все элементы И 3

771873

35

50

55 последующих каналов блокированы нулевым потенциалом с инверсного выхода триггера 1 данного разряда. Импульс с выхода элемента И 3 поступает на выходные шины 26=1-26=4 и на счетный вход соответствующего триггера 1, переключая его задним фронтом в нулевое состояние.

При нулевом значении кода прерывания, поступающего на шину 20,блокировано прохождение импульсов с выхода элементов 3 на входы коммутатора 18.

Второй импульс тактовой частоты формирует выходной импульс на выходе элемента И 3=2 следующего значащего канала, выходной импульс поступает на шину 26=2 и на счетный вход соответствующего триггера 1, переключая его задним фронтом в нулевое состояние и т.д.

Таким образом, устройство распределяет импульсы тактовой частоты в соответствии с заданным кодом настройки.

Окончание выполнения программы, заданной кодом настройки, определяется по нулевому состоянию всех триггеров 1=1-1=4 распределителя с помощью дешифратора 4 нуля. При. нулевом состоянии всех триггеров 1 распределителя и триггера 16 на выходе дешифратора 4 нуля формируется единичный потенциал, поступающий через элемент ИЛИ 5 на вход элемента И 6, деблокируя прохождение импульсов на запись, а через элемент ИЛИ 5 и инвертар 7 — на вход элемента И 13, блокируя прохождение импульсов на опрос. При этом следующий импульс пуска, поступающий на шину 21, установит в триггеры 1=1-1=4 распределителя новый код настройки с шин

19=1-19=4, и процесс работы распределителя повторится.

Для установки циклического режима работы распределителя импульсов необходимо осуществить смену потенциала на шине 22 с единичного на нулевой, синхронно с задним фронтом имп.ульсов тактовой частоты. При этом на выход элемента 9 2И-2ИЛИ будут поступать импульсы тактовой частоты, прохождение которых на шину записи через элемент И 6 блокировано при наличие ненулевой программы в триггерах 1=1-1=4 распределителя. При выполнении программы (все триггеры 1 распределителя в нулевом состоянии) единичный потенциал с выхода дешифратора 4 нуля деблокирует прохождение сигналов на запись, а через инвертор 7 блокирует прохождение их на опрос. Следующий импульс проходит на запись нового кода настройки с шин

19=1-19=4 в триггеры 1=1 †1. По заднему фронту импульса записи на выходе дешифре=ора 4 нуля формируется нулевой потенциал, который через элементы ИЛИ 5 и инвертор 7 осуществит блокировку элемента И 6 и деблокировку элемента И 13 на прохождение импульсов тактовой частоты. Дальнейшая работа аналогична вышеописанной.

При ненулевом значении кода прерывания импульс с выхода элементов

3=1-3=4 проходит через соответствующий канал коммутатора 18 на его выход, а с выхода через элемент ИЛИ 11 на

R-вход триггера 12, устанавливая его в нулевое состояние по заднему фронту импульса. При этом нулевой потенциал с прямого выхода триггера 12 блокирует прохождение импульсов тактовой частоты на опрос распределителя, а единичный потенциал с инверсного выхода деблокирует элемент И 10. Таким образом происходит прерывание в выполнении программы.

При ждущем режиме работы продолжение выполнения программы осуществляется после прихода очередного импульса пуска на шину 21. Импульс пуска, проходя через элементы 2И-2ИЛИ

9 и 10, поступает на S-вход триггера

12, устанавливая его в единичное состояние по заднему фронту. Происходит деблокировка элемента И 13, и импульсы тактовой частоты проходят на опрос программы распределителя.

При циклическом режиме работы триггер 12 установится в единичное состояние по заднему фронту следующего после выполнения команды прерывания импульса тактовой частоты.

Следовательно,при задании кода прерывания, не равного нулю, осуществляется прерывание в выполнении заданной *рограммы распределения импульсов на время до следующего импульса пуска в ждущем режиме и на один период тактовой частоты в циклическом режиме работы.

При задании ненулевого кода прерывания на шины 20 и единичного потенциала на шину 24 импульс с выхода коммутатора 18 поступает через элемент И 14 íà S-вход триггера 16, устанавливая его в единичное состояние по заднему фронту. В этом случае единичный потенциал с прямого выхода триггера 16 деблокирует элемент И 17 на прохождение импульсов тактовой частоты, а нулевой потенциал с инверсного выхода треггера 16 поступает на дополнительный вход дешифратора 4 нуля, поддерживая на его выходе нулевой потенциал на время своего существования. Импульс с выхода коммутатора 18, одновременно поступая на R-вход триггера 12 через элементы

ИЛИ 11, обеспечивает прерывание в выполнении программы (блокировка шины опроса). Следующий импульс тактовой астоты с шины 23 проходит на выход элемента И 17, а с ее выхода через элемент ИЛИ 15 — на R — входы триггеров 1=1-1=4 распределителя, 771873 устанавливая их в нулевое состояние по переднему фронту, и íà R-вход триггера 16, устанавливая его в нулевое состояние по заднему фронту импульса. По окончании импульса сброса деблокируется элемент И 17, и на дополнительный вход дешифратора 4 нуля поступает разрешающий (единичный) сигнал. Следовательно, при задании единичного потенциала на шину

24 происходит сброс программы при выполнении команды прерывания. Работа по выполнению команды прерывания аналогична вышеописанной.

Таким образом, распределитель импульсов позволяет осуществлять по соответствующим командам прерыва-. ние в выполнении программы с последующим продолжением либо изменение циклического выполнения программ без использования специального импульса пуска, что расширяет его функциональ ные возможности в формировании и распределении импульсов.

Формула изобре=ения

Распределитель импульсов, содержащий входные элементы И, первые входы которых соединены с входными шинами,а выходы — с первыми входами соответствующих разрядных триггеров, выходные элементы И и дешифратор, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены дополнительные триггеры, элементы И, ИЛИ, 2И-2ИЛИ, инверторы и коммутатор,. причем единичные выходы каждого разрядного триггера соединены с первыми входами соответствующих выходных элементов И, вторые входы которых подключены к выходу первого элемента И, а выходы — к выходным шинам, ко входам коммутатора и к вторым входам соответствующих разрядных триггеров, нулевые выходы которых соединены с третьими, четвертыми и пятыми входами выходных элементов И последующих разрядов и входами де5 !

О

ЗО

45 шифратора, при этом выход последнего подключен к первому входу первого элемента ИЛИ, второй вход которого соединен со вторыми входами входных элементов И и выходом второго элемента И, первый вход которого подключен к выходу первого элемента ИЛИ и через первый инвертор — к первому входу первого элемента И, а второй к первому входу третьего элемента И и выходу элемента 2И-2ИЛИ, первый, второй, третий, подключенный через второй инвертор, и четвертый входы которого соединены с соответствующими шинами управления, при этом четвертый вход элемента 2И-2ИЛИ подключен к первому входу четвертого элемента И и второму входу первого элемента И, третий вход которого соединен с единичным выходом первого дополнительного триггера, его нулевой выход подключен ко второму входу третьего элемента И, выход которого соединен с первым входом упомянутого триггера, а его второй вход соединен с выходом второго элемента ИЛИ, первый вход которого подключен к первому входу третьего элемента ИЛИ, а второй вход — к выходу коммутатора и первому входу пятого элемента И,второй вход которого соединен с другой управляющей шиной, при этом выход пятого элемента И подключен к первому входу второго дополнительного триггера, второй его вход соединен с выходом третьего элемента ИЛИ и третьими входами разрядных триггеров, кроме того, нулевой выход второго дополнительного триггера соединен с управляющим входом дешифратора, а единичный выход — со вторым входом четвертого элемента И, выход которого подключен ко второму входу третьего элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 432480, кл. G 06 F 1/04, 1970.

2. Авторское свидетельство ССС;Р

Р 581594, кл. Н 04 L 13/14,25.08.75.

771873

2t

12

Составитель Л.Захарова

Редактор E.Àáðàìoâà Техред М.Петко корректор Г.Назарова

Заказ 6718/71 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4