Управляющий компьютер

 

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Союз Советских

Социалистических

Республик (11)772501 (61) Дополнительный к патенту— (22) Заявлено 08. 04. 74 (21) 2013517/18-24 (23) Приоритет— (32) 09 . 0 4 . 7 3

Р1)М. Кл.

0 Об F 15/00

Государственный комитет

СССР по делам изобретений и открытий (33) Швеция (31) 7304982 7

Опубликовано 15.10.806юллетень No 38 (53) УДК С 81. 3 (088. 8) Дата опубликования описания 20 . 10 . 80 (72) Автор изобретения

Иностранец

Геран Андерс Хенрик Хемдал (Швеция) Иностранная фирма

" ТЕЛЕФОНАКТИЕБОЛАГЕТ Л. М. Эрикссон (Швеция) (71) Заявитель (54) УПРАВЛЯЮЩИЙ КОМПЬЮТЕР

20

Изобретения относится к области вычислительной техники.

Известна вычислительная система (1), содержащая процессор, селекторные каналы, внешние устройства с блоками управления. Недостатками системы являются недостаточные функциональные возможности и гибкость.

Наиболее близким к данному изобретению по технической сущности является устройство (2j, состоящее иэ одного компьютера с процессором и с запоминающим устройством для хранения программ и данных, где функции переключательногo оборудования контролируются компьютерами так же, как и данные о состоянии исполнительных переключательных приборов хранятся в форме командных колонок в запоминающем устройстве для программ и в форме групп данных в запоминающем устройстве для хранения данных и адресуются, обрабатываются и изменяются посредством процессора. Недостатком такого устройства являются недостаточные возможности при адресации к внешним устройствам.

Целью изобретения является расширение функциональных возможностей за счет обеспечения управ ения независимо от изменения значений адресных параметров устройств обработки.

Поста ленная цель .достигается тем, что в компьютер, содержащий центральный процессор и устройства обработки данных, каждое из которых содержит блок управления, вв»; сны селектор адреса, селектор состояний, селек-ор номера перехода, селектор номера переменной, а каждый из блоков управления содержит память программ, память данных, дешифратор адреса и перепрограммируемую память, состоящую из регистров данных и регис:тров переходов, дешифратора номера переменной, дешифратора номера перехода и регистра кодовых состояний, причем выходы дешифратора адреса соединены с адресными входами памяти программ и памяти данных, выходы дешифратора номера переменной соединены со входами регистров данных, вь1ходы лешифратора номера перехода соединен!I со входами регистров переходов, причем процессор содержит регистры операционных параметров, информационный регистр, формирователь адрес-а, 772501 память состояний, арифметический блок, регистр номера адреса и элементы И, причем выход памяти состояний соединен с первым входом первого элемента И, второй вход которого соединен с выходом регистра номера адреса, а выход — через селектор адреса с входами дешифраторов адреса всех блоков управления, выхоц регистра номера индекса соединен с первым входом формирователя адреса, второй вход которого соединен с выходами реги тров данных всех блоков управления, выход формирователя адреса через второй элемент И соединен с первым входом регистра номера адреса, второй и третий входы которого соединены с выходами третьего и четвертого элементов И, входы которых соединены соответственно с выходами арифметического блока и выходами регистров переходов всех блоков управления, выход регистра управляющего номера соединен со вторь.м входом памяти состояний, выход регистра номера перехода через селектор номера перехода соединен со входами дешифраторов номера перехода всех блоков управления, выход регистра номера переменкой через селектор номера переменной соединен со входами дешифраторов номера переменной всех блоков управления, выход регистра номера блока соединен с управляющими входами всех селекторов, выходы регистров кодовых состояний всех блоков управления через селектор состоянии соединены со входом памяти состояний, цепи записисчитывакия памяти данных соединены с информационным регистром, второи вход которого соединен со вторым выходом 4>ормирователя адреса.

Схема компьютера приведека на чертеже.

Она содержит центральный процессор 1, устройства обработки даккых с блоками управления 2, память программ 3,. память данных 4, дешифратор адреса 5,;>ерепрограммируемую память 6, регистры данных 7, регистры переходо>в 8, дешифратор номера перехода 9, регистр кодовых состояний 10, дешифратор номера переменной 1, селектор адреса 12, селектор состояний 13, селектор номера перехода 14, селектор номера переменной 15, регистры операционных параметров 16, включающие регистр номера индекса 17, регистр управляющего номера 18, регистр номера перехода 19, регистр номера переменной 20, регистр номера блока 21, информационный регистр 22, формирователь адреса 23, память состояний

24, арифметический блок 25, регистр номера адреса 26, элементы И 27, 28, 29, 30.

Каждый блок управления 2 независимо от его принадлежности к компьютеру, или собственно к системе, управляемой компьютером, содержит свою собственную память программ 3 и память данных 4 с адресными входами, цепями записи и считывания, которые связаны с информационным регистром 22 процессора. Каждый блок управления содержит так>хе перепрограммируемую память б, связанную с процессором. Для того, чтобы стало возможным формирование адресных входов памяти программ и данных иным способом, а не посредством перепрограммируемой памяти, адресные сигналы декодируются известным способом

B адресном дешифраторе 5.

Что касается взаимодействия устройств 2 и перепрограммируемы>. памятей 6, то основная идея этого за ключается в том, что каждая перепрограммируемая память содержит регистры, в которых хранятся границы параметров адресации в структуре данных соответствующей памяти программ и данных и, которые необходимы для вычисления адресов в к..макдах и словах. Так как методы вычисления адреса являются одними и теми >ке для всех блоков управления, то для всех перепрограммируемых памятей имеется селекторное устройство и блок вычисления адреса, которое содержит арифметический блок 25 (например сумма:ор "+1"), регистр номера адреса 26 и формирователь адреса 23.

Блоки управления распределяются с

J помощью блочных номеров, а селектор устанавливается с помощью номера блока, которые записываются с помощью процессора в регистр номера блока 21. Посредством этого один из блоков управления вызывается для операции по обработке данных.

Процессор 1 включает ряд регистров операционных параметров 16, из которого операционные параметры передаются к блоку вычисления адреса.

Благодаря "омбинации параметров адресации и операционных параметров в блоке вычисления адреса, последний вычисляет номер адреса команды или слова в памяти программ или данных, вызванного блока управлекия. Вычисленный номер адреса регистрируется во время текущей работы в регистре номера адреса 26 и передается через селектор адреса 12 к соответствующему адресному дешифратору 5.

Состояние соответствующего устройства обработки данных регистрируется в форме двоичного кода на регистраторе кодовых состояний 10, с помощью которого, например, можно определить,что блок находится в нормальном рабочем состоянии, что па772501

::»«ь I i: il t 1«1:: ii pjji

1< « л <» н 1 1, ч т 0 с е р с»л е «и с с 1е 0 6 H 0 I» с«сс «с1 т с q

l сг ° 0 б»«о с ис1«ы сын сает с я . CQ ilel< ГОр состо:»нпя 13 связывает состояние ре ги стра кОДОБьlх сОстОЯ ний 1 0 Вь .3— ванного блока с памятью состояний

24 в »»роцессоре 1. Память состояний, открывающая или запреща«ощая элемент

И 27, определяет благодаря существующему состоянию блока и управляющему числу, может ли номер адреса быть передан к дешифратору 5 вызванного блока управления. Во вспомогательном регистре 18 процессора указывается управляющий номер, который заключает в себе номер выэва«»ного блока. Регистр 26 связан через элемент И 27 с селектором адреса 12, выходы которого соединены с дешифраторами 5 блоков управления.

В данном компьютере так называемая глобальная команда перехода содержит операционные параметры, которые укаэь»вают к какому блоку управления должен быть сделан переход и с какой позиции в переходе внутри колонки команды дол»<ка быть начата обработка данных. Однако, позиция перехода выражается не посредством номера адреса, а посредством так называемого номера перехода. Преимущество использования номеров перехода состоит в том, что в связи с конструированием и из;ленением блока управления без учета структуры колонок команд, определенно доказывается, что вхождение в переход может быть сделано при работе с помо", щью определения соответствующ го номера перехода. Вышеуказанная операция вхождения в пере:<од является одной из функций, которая выполняется блоком управления и остается не— измеккой даже при перестройке, операция получает новый серийный номер в колонке команд соответствующей памяти программ 3, Регистр номера перехода 19 связан с селектором но:лера перехода 14, который передает номер перехода к дешифратору номера перехода 9 перепрограммируемой памяти выбранного блока управления.

Дешифратор номера перехода 9 связан с регистрами переходов 8 таким образом, чтобы считывался тот регистр перехода, который принадлежит к передаваемому номеру перехода. В регистрах перехода 8 регистрируются серийные номера, каждый из которых определяет в соответствии с колонкой команды различие между номером адреса для первой команды, номера адресной колонки, и адресом для вхождения в позицию перехода, определяемым одним из номеров перехода. Выходы считывания всех регистров перехода во всех перепрограммируемых памятях б связаны с блоком адресных вычислений. Однако, если

Таким образом данное изобретение позволяет расширить фуккциокальные возможности компьютера эа счет обеспечекия управления внешними устройствами независимо от изменений значени»> адресных параметров устройств обработки.

S5

Формула изобретения управляющий комп-1KTep l садер;<ащ»»й центральный процессор и устройcT«li

IipeдпОл0жить, ч то «»О Iep адреi но!»

КОЛОНКИ КажДОй ПаМЯТИ ПРОГРаММ Нс»ход«»тся в состоянии "0", то регистры перехода S связывают ся Helnc:ред ственно с регистром номера адреса

26 с кОтОРый РабОтсьет в за«»мосвяза«»«10 с блоко«1 25. В соответствии с номером перехода, регистр 26 получает и регистрирует номер адреса, который после передачи через элемент И го

27 и селектор адреса 12 к адресному дешифратору 5 вызванного блока управления, адресует команду с предназ-наченным номером перехода.

В данном компьютере команда считывания или записи в память данных

15 4 содержит не только номер блока в запросе, но и операционные параметры, которые указывают семейства командной переменной, и, для групповых переменных индексный номер устройства обработки.

Род переменкой определяется с помощью так называемого номера переменной. Преимущество использования номеров переме«»нь»х заключается в

To .l, чтО кОманды счl»тывания и записи остаются неизменными, если деление изменяется внутри запоминаю щих областей переменных и групп

l. e P e i>1e H « i c I Х В Ы 3 В а Н Н О 1.1 П а М Я Т И Д а Н нь и. Регистр номера перемен ной

20 через селектор номера пере.»еккои 15 связан с выбранным блоком управления, селектор номера переменной передает номер переменной деш«»фратору «»омера переме«»ной 11, который соединен с регистром дан-. ных 7, в результате чего, регистр данных считывает то, что относится к передаваемому номеру переменной, и который согласно вышеописанному, 40 pe;«»CTp

4 группе. Содерж«»мое выбранногo регистра даннысх и содержимое регистра номера индекса 17 передается к формирователю адреса 23, который передает на регистр 26 номер адреса слова, которое должно быть считано или записано и определяе" позиции бит соответствующей переменН01 в информационном регистре 22 °

772501

Обработки данных, каждое из который. содержит блок управления, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей за счет обеспечения управления независимо от изменения значений адресных параметров, он содержит селектор адреса, селектор состояний,,селектор номера перехода, селектор номера переменной, а каждый из блоков управления содержит память программ, память данных, дешифратор адреса и перепрограммируемую память, состоящую из регистров данных, регистров переходов, дешифратора номера переменной, дешифратора номера перехода и регистра кодовых состояний, причем выходы дешифратора адреса соединены с адрес ными входами памяти программ и памяти данных, выходы дешифратора номера переменной соединены со входами регистров данных, выходЫ дешифратора номера перехода соединены со входами регистров переходов, причем центральный процессор содержит регистры операционных параметров, информационный регистр, формирователь адреса, память состояний, арифметический блок, регистр номера адреса и элементы И, причем выход памяти состояний соединен с первым входом первого элемента И, второй вход которого соединен с выходом регистра номера адреса, а выход — через селектор адреса с входами дешифраторов адреса всех блоков управления, выход регситра номера индекса соединен с первым входом формирователя адреса, второй вход котоРого соединен с выходами регистров данных всех блоков управления, выход формирователя адреса через второй элемент И соединен с первым входом регистра номера адреса, второй и третий входы которого соединены с выходами третьего и четвертого элементов И, входы которых соединены соответственно с выходами арифметического блока и выходами регистров переходов всех блоков управления, выход регистра управляющего номера соединен со вторым входом памяти состояний,вйход регистра номера перехода через селектор номера перехода соединен со входами дешифраторов номера перехода всех блоков управления, выход регистра номера переменной через селектор номера переменной соединен со входами дешифраторов номера переменной всех блоков управления, выход регистра номера блока соединен с управляющими входами всех селекторов, выходы регистров кодовых состояний всех блоков управления через селектор состояний соединены со входом памяти состояний, цепи записи-считывания памяти данных соединены с информационным регистром, второй вход которого соединен со вторым выходом формирователя адреса.

Источники информации, принятые во внимание при экспертизе

1. Флорес A. "Организация BM", Г1., "Мир", 1972, гл. 9, рис.9.2.1.

2. Журнал "Японская телекоммуник ция" Об. т. 13, Р 3 и т. 14, Р 1, "Электронная переключающая система

Д-10".

772501

Составитель И. Хазова

Редактор Н. Каменская Техред Н. Барадулина Корректор B. сутяга

Заказ 6815 76 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,