Устройство для выделения наибольшего и наименьшего однополярных сигналов

 

арасе1ОЗнля

Щф

ht т,сХ, С ли ек БА

Союз Совфтсянх

Социалистических

Республик

О П

1773637

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 20. 12. 76 (21) 2433374/18-24 (51) М

G G 7/02

G 06 К 15/00 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 2 1080 Бюллетень № 39 (53) УДК 681.327. .11(088.8) Дата опубликования описания 251080 (72) Автор изобретения

Г. Yi. Хаиндрава (71) Заявитель

Тбилисское научно-производственное объединение "Элва" (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ НАИБОЛЬШЕГО

И НАИМЕНЬШЕГО ОДНОПОЛЯРН61Х СИГНАЛОВ

Изобретение относится к вычислительной технике и может быть исполь зовано в различных информационных и вычислительных комплексах, а также в отдельных системах автоматики.

Известны устройства для определения максимальных значений (1).

Однако известные устройства характеризуются недостаточной точностью и надежностью работы.

Наиболее близким техническим решением является устройство для определения и запоминания наибольшего зна-„ чения, содержащее блок выделения наибольшего значения, аналоговой запоми-15 нающий блок, ключи, формирователи, триггеры, канальные триггеры, а также логические схемы ИЛИ, причем выходы формирователей в каждом из каналов подключены к единичным входам ка- 20 нальных триггеров, выход каждого из них соединен с соответствующим входом первой схемы ИЛИ, ее выход подключен к единичному входу первого триггера, нулевой выход которого соединен с уп-25 равляющим входом первого ключа, выход первой схемы ИЛИ подключен к первому входу второй схемы ИЛИ, выход которой соединен с нулевым входом второго триггера, к единичному входу которо- 30 го подключена клемма пуска, единичный выход второго триггера соединен с управляющими входами входных ключей всех каналов; ко второму входу второй схемы ИЛИ подключена клемма исходного положения, соединенная с нулевыми входами канальных триггеров и первого триггера, а также с управляющим входом аналогового запоминающего блока

j2) .

Недостатками известного устройства являются низкая точность и надеж-. ность его, обусловленные наличием и-формирователей (интеграторов) Hbl ходных напряжений, изменяющихся по экспоненциальному закону в зависимости от величины входных сигналов (01, Ug ... НЛ). В таких случаях разброс параметров элементов отдельных формирователей и влияние изменения температуры окружающей среды на них (особенно прй использовании полупроводниковых элементов) дают значительные погрешности в воспроизведении экспоненциальных напряжений на выходах формирователей. В результате можно получить. и-ое количество неточных значений экспоненциальных сигналов на выходах п-формирователей.

Кроме того, разброс параметров элемен

773637 тов отдельных канальных триггеров и влияние температурного фактора также дают погрешности в точности установления порога срабатывания этих триггеров.

Низкая точность известного устройства обусловлена также отсутствием средств цифровой памяти. Известно, что аналоговые запоминающие блоки .обладают ограниченной точностью и малым временем хранения информации, В связи с этим наличие только блока 10 аналоговой памяти вносит дополнительную погрешность в воспроизведении наибольшего сигнала.

Цель изобретения - повышение точности и надежности устройства. 15

Цель достигается тем, что устройство содержит блок коммутации, интегрирующий усилитель, входы которого соединены с выходами ключей, ограничитель напряжения, канальные компараторы и переключатели, аналого-цифровой преобразователь, элементы задержки и канальные элементы индикации, блоки цифровой индикации и печати, причем вход блока коююутации соединен с выходом элемента KIIH, а одни из выходов блока коммутации связаны с управляющими входами ключей, выходы которых соединены со входами интегрирующего усилителя, выход его — с ограничителем напряжения, с первыми входа-30 ми компараторов, вторые входы — с другим выходом блока коммутации, подключенным к канальным элементам индикации, выходы канальных триггеров подключены к соответствующим каналь- 35 ным элементам индикации и переключателям, которые подключены к блоку аиалоговой памяти, выход элемента ИЛИ через первый элемент задержки подключен к блоку аналоговой памяти, блоку печати, аналого-цифровому преобразова-. телю и второму элементу задержки, а блоки цифровой индикации и печати подключены к аналого-цифровому преобразо- вателю, который соединен с блоком аналоговой памяти. 45

На. фиг. 1 представлена функциональная схема устройства для выделения наибольшего и наименьшего одиополяриых сигналов; на фиг. 2 и Э - временные диаграммы. 36 устройство состоит Hs блока коммутации 1, подключенного к шинам для ввода. импульсов "Режим" и "Пуск".

Другие выходы блока коммутации 1 подклюфны к уцравляющим входам ключей 2 55 и 3, сигнальные входы которых подключены к шинам для ввода опорных напря.жений положительной и отрицательной полярности, а выходы подсоединены ко входам интегрирующего усилителя 4, выход которого одновременно связан с ограничителем напряжения 5 и с первыми входами канальных компараторов 64, .6.(, б, вторые входы которых подключены ко входным шинам для ввода однополярных сигналов, а выходы связаны 6$ со входами "Запись 1" канальных тригГеров 7, 7, 7, входы "Сброс" кото-.

Г

ых объединены н подключены к шине Сброс". Выходы канальных триггеров

7, 7, 7 одновременно связаны со входами элемента ИЛИ-8, канальных элементов индикации 91, 9<, 9я и канальных переключателей 10, 10.;, 10>, выходы которых объединены и подключены кд входу блока аналоговой памяти

11 и ко входу аналого-цифрового преобразователя 12, к тому же третий выход блока коммутации 1 одновременно подключен к управляющим входам канальных компараторов б, 6., бп и элементов индикации 91, 9„, 9п. Выход элемента ИЛИ-8 .одновременно связан с четвертым входом блока коммутации 1 и со входом первого элемента задержки 13, выход которого одновременно связан со входом блока аналоговой памяти 11, аналого-цифрового преобразователя 12 блока печати 14 и второго элемента задержки 15, причем аналого-цифровой преобразователь 12 о с другим входом связан с шиной "Сброс" а выходом — со входом блока печати 14, блока цифровой индикации 16 и с шиной выдачи цифровой информации "Н", а выход второго элемента задержки 15 связан с шиной для выдачи сигнала готовности информации "С".

Устройство работает следующим образом.

8 исходное состояние, после того как на шину "Сброс" подадут импульс, все канальные. триггеры 7, 7, 7 блок аналоговой памяти 11 и аналогоцифровой преобраэователЬ 12 приходят в нулевое состояние. . Допустим, требуется определить наибольший сигнал иэ п входных одиополярных сигналов (-)Ug„, (-)Uq;, (-)Q„. таком случае на шину "Режим" подают импульс, под действием которого с выхода блока коммутации 1 на управляющий вход первого ключа 2 подается сигнал, открывающий его, а на управляющий вход второго ключа 3 подается сигнал, закрывающий ego. На входе интегрирующего усилителя 4 действует напряжение (-)Uz, На выходе интегрирующего усилителя 4 (в точке A) устанавливается уровень положительного напряжения (+)U„, ограниченное блоком

5 (см. Фиг. 2 б, r). Под действием сигнала, полученного на третьем выходе блока коммутации 1, канальные кампараторы б«6- и бп переключаются в такое состояние, при котором на их выходах поддерживаются нулевые уровни выходных. сигналов и никаких действий на канальные триггеры

7« 7> и 7и и, следовательно, на ка» нальийе элементы индикации 9, 91 и

9, а также канальные переключатели

101, 10 и 10> не будет. Такое нулевое состояние канальных компараторов б, 64 и б „ объясняется тем, что по

773637 данный на их первые входы с выхода нтегрирующего усилителя 4 уровень

А апряжения (+)u превосходит максимально возможное значение входных отрицательных напряжений (-)Ugq (-)Ол( и (-)U, действующих на вторые входы канальных компараторов 6,.6.(и бн, поэтому они находятся в "закрытом" состоянии. Допустим в с (момент времени) (см. фиг. 2а) через шину "Пуск" подали импульс, который, воздействуя на блок коммутации 1 меняет его на нервом и втором выходах уровней напряжений на противоположные. В результате первый ключ 2 закрывается, а второй 3 открывается и на вход интегрирующего усилителя 4 начнет дей- 15 ствовать (+)Ug.На выходе интегрирующего усилителя 4 положительное напряжение (+)Un< начнет линейно уменьшаться (см. t — момент времени на фиг. 2 б,в,г). В момент равенства 2О иа входах канальных компараторов б, 6 и б напряжений (+)U (t) полученных на выходе интегрйрующего усилителя 4,- с одним из и входных отрицательный напряжений (()UItq ItIIH()Ux или (-)UgII), на выходе одного из канальных компараторов (б, или б или 6 ) образуется импульс, под действием которого соответствующий канальный триггер перебросится и запоминает канал с наибольшим значени- ® .ем (по уровню) отрицательного входного сигнала. С выхода сработанного канального триггера сигнал, соответствующий логической единице с одной стороны через логическую схему ИЛИ-8;- 35

l подается на третий вход блока коммутации 1. В результате этого снова меняются состояния на его нервом и вто-ром выходах и интегрирующий усилитель 4 приходит в исходное состояние 4р (см. фиг. 2б,в,г). С другой стороны срабатывает соответствующий канальный элемент индикации 9g 9„, 9 и.канальный. переключатель 10„, 10„, 10 . Последнее замыкает свой нормаль -. но открытый контакт и наибольший ло 45 уровню входной отрицательный сигнал одновременно подается на вход блоканалоговой памяти 11 и аналого-qa4рового преобразователя 12. 50

С выхода элемента ИЛИ-8 импульс через первый элемент задержки 13 (время задержки равно или больше времени переключения канального переключателя) подается на управляющие входы блока аналоговой памяти 11, аналогоцифрового преобразователя 12 и блока печати 14, а также на вход второго элемента задержки 15 (время задержкиравно или больше времени преобразования аналогового сигнала в цифровой 40 код).

Как следует из вышеизложенного, раньше всех сработает тот канальный компаратор (б или 6 z или 6 ), на втором входе которого в момент эапус- 65

1 ка схемы действовало наибольшее (по ровню) отрицательное входное напряжение (сигнал) (-)U<<, или (-)0, или (-) u,„.:

Как показано .на фиг. 2,в t„ момент времени запуска схемы наиболь-, ший сигнал имеется по первому каналу (см. фиг. 2б), в t момент времени по i-ìó каналу (см. фиг. 2в) и в момент времени по и-му каналу (см. фиг. 2r), Аналогично протекают процессы в случае определения наименьшего однополярного сигнала из и-входных однополярных сигналов. В этом случае в блок коммутации 1 через шину

"Режим";подается импульс, под действием котброго на первый выход блока коммутации 1 подается сигнал, закрывающий первый ключ 2, а на второй выход — сигнал, открывающий второй ключ

3. В результате на вход интегрирующего усилителя 4 подается (+)Uc а на его выходе устанавливается уровень напряжения (-)0, ограниченный ограничителем напряжения 5 (см. фиг. Зб,в,г).

Под действием сигнала, полученного на третьем выходе блока коммутации 1, канальные компараторы б, б и 6 я переключаются в такое состояние, при котором на их выходах поддерживаются нулевые уровни выходных сигналов и никаких действий на канальные триг-геры 74, 71 и 7> и, следовательно, на канальные. элементы индикации 9р.

9 и 9, а также канальные переключатели 104, 10(и 10и ие производится.

Такое нулевое состояние канальных компараторов б, 6„ и 6 в данном случае объясняется тем, что поденно на их первые входы напряжение (-)О„ совпадает по знаку со входными .отрйцательными напряжениями (-) 0, (-) 0 » и (-) 0,1 которые действуют иа вторые входы канальных компараторов 6, 64 и бп и удерживают их в закрытом состоянии.

Допустим в с„, момент времени (см. фиг. За) через шину "Пуск" подают импульс, который, воздействуя на блок коммутации 1, меняет на его первом и втором выходах состояние уровней напряжений на протиэоположиые. В результате этого первый ключ 2 откроется, а второй ключ 3 закроется и на вход интегрирующего усилителя 4 начнет действовать (-)Uc;. На выходе интегрирующегo усилителя 4 отрицательное напряжение ("}0ь начнет. линейно увеличиваться в сторону нулевой оси и положительной полярности.

В момент равенства на входах канальных компараторов 6», 6 q и 6> напряжение (+)0Д, полученное на выходе интегрирующего усилителя 4, с одним из и-входных отрицательных напряжений ((-)UItw» или (-)0 „.илн (-)0уд)) на выходе одного из канальных компараторов б . или бj или 6 образуется импульс, lltIII действием которого соответствующий канальный триггер

773637

Ии, .с ни,, еребросится и запоминает канал с аименьшим значением (по уровню) отрицательного,входного сигнала. B дальнейшем операции протекают аналогично вышерассмотренных.

Раньше всех сработает тот канальный компаратор (6 или 6 или 6 )„ на

5 второй вход которого в момент запуска схемы действовало наименьшее (по уров ню) отрицательное входное напряжение (сигнал (-)Uq,или (-)Uyq или i-)U ), Как показано на фиг. 3 í t момент времени запуска схемы наименьший сигнал имеет по первому каналу (см. фиг. Зб), в t g — момент времени по и-му каналу (см. фиг. Зг) и в момент времени по i -му каналу (cû. фиг. Зв).

На фиг. 2-д, е, ж и на фиг. З-д, е, ж показаны виды напряжений на выходах канальных триггеров 7, 7„ и

7 (показан случай, когда сигнал на рО выходе указанных триггеров можно снять раньше, чем будет подан импульс "Пуск" ).

Формула изобретения

Устройство для выделения наибольшего и наименьшего однополярных сигналов, содержащее ключи, одни иэ вхо дов которых соединены с шинами опор- 30 ных напряжений, триггеры, первые входы которых подключены к шине сброса, которая связана с блоком памяти, выходы триггеров подключены к соответствующим входам элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и надежности устройства, оно содержит блок коммутации, интегрирующий усилитель, входы которого соединены с выходами ключей, ограничитель напряжения, компаратсры и.переключатели, аналого-цифровой преобразователь, элементы задержки и индикации, блоки индикации и печати, причем вход блока коммутации соединен с выходом элемента ИЛИ, одни из выходов его — с другими входами ключей, выходы которых соединены со входами интегрирующего усилителя, выход его — с ограничителем напряжения, с первыми входами компараторов, вторые входы — с другим выходом блока коммутации, подключенным к элементам индикации, выходы триггеров подключены к соответствующим элементам индикации и переключателям, которые подключены к блоку памяти, выход элемента

ИЛИ через первый элемент задержки подключен к блоку памяти, блоку печати, аналого-цифровому преобразователю и второму элементу задержки,. блоки индикации и печати подключены к аналогоцифровому преобразователю, который соединен с блоком памяти.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3872389, кл.328-137, опублик. 1974.

2. Авторское свидетельство СССР

Ф 433496, кл. G 06 G 7/02, 1973 (прототип).

773б37

) Вал

О (A)

Н)"п

5 Ни ( (+)u.(4) г (Фиг.2 Цл (-) х (ВНИИПИ Заказ 7507/63 Тираж 751 Подписное

Филиал ППП"Патент",г.ужгород,ул.Проектная,4