Формирователь ступенчатого напряжения

 

ОП НИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

«»77391 9 (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.04.79 (21) 2753212/18-21 (51) с присоединением заявки Йо—

Н 03 К 4/02

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет—

Опубликовано 2 10.80. Бюллетень И9 39

Дата опубликования описания 233.080 (53) УДК 821.373.44 (OSe ° 8) (72) Автор иэобретеиия

В.Г.Демидов (71) Заявитель (54) 4OPMHPOBATE31b CTVIlEHRATO1O

НАПРЯЖЕНИЯ

Изобретение относится к импульсной технике и может быть использовано в формирователях напряжения симметричной треугольной Формы с высокой стабильностью амплитудновременных параметров.

Известен формирователь симметричного напряжения, содержащий два импульсных генератора, выходы которых подключены к входам триггера, выходы 10 которого через ключи соединены с интегрирующей цепью 1).

Недостатком устройства является низкая стабильность параметров сигнала. 15

Известен формирователь ступенчатого напряжения, содержащий тактовый генератор, сумматор, выход которого подключен ко входам двух запоминающих элементов, выходы которых че- 20 рез ключи соединены со входами сумматора (21.

Недостатком устройства является ограниченность функциональных возможностей.

Цель изобретения — расщирение функциональных возможностей.

Поставленная цель достигается тем, что в Формирователь ступенчатого напряжения, содержащий тактовый генератор, первый и второй запоминающие элементы, каждый из которых выполнен, например, на конденсаторе, ключе и согласующем усилителе, первый и второй выходные ключи, первый входной ключ, вход которого подключен к источнику входного сигнала, а выход — к первому входу сумматора, выход которого соединен со входом первого и второго запоминающих элементов, причем управляющие входы первого выходного ключа и второго запоминающего э:;емента подключены к первому выходу тактового генератора, а управляющие входы второго выходного ключа и первого запоминающего элемента — ко второму выходу тактового генератора, введены второй входной ключ, логический блок, выполненный, например на двух элементах И и счетчике, вход которого подключен к первому выходу тактового генератора, первый выход — к управляющему входу первого входного ключа, второй выход — к управляющему входу второго входного ключа, вход которого соединен с источником входного сигнала, а выход — с третьим входом сумматора.

773919

На чертеже изображена структурная схема формирователя -тупенчатого на,пряжения.

Устройство содержит источник 1 входного сигнала, первый входной ключ 2, сумматор 3, первый и второй выходные ключи 4 и 5, первый и второй запоминающие элементы б и 7,тактовый генератор 8, логический блок 9, состоящий из двоичного счетчика 10, элементов 11 и 12 И, второй входной ключ 13. Вход первого входного ключа 2 подключен к источнику 1 входного сигнала, а его выход — к первому входу сумматора 3, выход которого соединен со входами первого и второго запоминающих элементов 6 и 7.управ ляющие входы первого выходного ключа

4 и второго запоминающего элемента 7 подключены к первому выходу тактового генератора 8, а управляющие входы второго выходного ключа 5, первого запоминающего элемента б — ко второму выходу тактового генератора 8.

Вход логического блока 9 подключен к первому выходу тактового генератора 8, первый выход — к управляющему входу первого входного ключа 2, второй выход — к управляющему входу второго входного ключа 13, вход которога соединен с источником 1 входного сигнала, а выход — c третьим входом сумматора. Логический блок 9. выполнен в виде счетчика 10 и двух элементов 11 и 12 И, первые входы которых соединены со входом счетчика 10 а вторые вхоцы — c выходами счетчика

10.

Устройство работает следующим образом.

Генератор 8 формирует две последовательности прямоугольных импульсов напряжений, сдвинутых между со — @ бой на 180 . Первое напряжение управляет работой первого выходного ключа 4, ключом запоминающего элемента 7 и логического блока 9, а второе напряжение управляет работой ключа 5 45 и ключом запоминающего элемента б.

При логической единице ключи замыкаются, а при логическом нуле — размыкаются. Сумматор 3 по каждому входу имеет единичные коэффициенты переда- Я) чи по модулю. Конденсаторы запоминающих элементов 6 и 7 разряжены, счетчик

10 обнулен, на одном входе элемента

12 установлена единица с инвертирующего выхода счетчика 10, обеспечивающая прохождение тактовых импульсов через элемент 12 И. При поступлении первого управляющего тактового импульса с выхода логического блока 9 замыкаются ключи 2 и 4 и ключ запоминающего элемента 7. На выходе сумма- 6О тара 3 устанавливается напряжение U, При этом конденсатор запоминающего элемента 7 заряжается через малое выходное сопротивление сумматора 3 до значения напряжения U . Параметры, 65 схемы выбраны так чтобы выполнялись соотношения

К,С ((С; и С ))Т, где R, — выходное сопротивление сумматора 3;

С вЂ” емкость каждого конденсатора запоминающих элементов 6 и 7; Кз, — входное сопротивление согласующего усилителя запоминающих элементов

6 и 7; С вЂ” длительность управлящего тактового импульса.

При выполнении условия первого неравенства и течение первого полуперио,ца первого управляющего тактового импульса напряжение на выходе запоминающего элемента 7 остается неизменным и равным 0 . В течение второго пслупериода первого управляющего тактового импульса ключ 5 и ключ запоминающего элемента 6 замыкается, а ключи

2 и 4, ключ запоминающего элемента 7 размыкаются. Согласно второму неравенству, напряжение на выходе запоминающего элемента в течение времени второго палупериода первого управляющего тактового импульса будет постоянным и равное U . Через ключ 5 оно поступает на второй вход сумматора 3 и при этом конденсатор запоминающего элемента 6 заряжается до напряжения

U . Далее, после поступления второго управляющего тактового импульса, в течение его первого полупериода в замкнутом состоянии находятся ключи

2 и 4, ключ запоминающего элемента 7, а ключ 5„ запоминающего элемента б в разомкнутом состоянии. При =-том на выходе сумматора устанавливается напряжение, равное 2 U, так как на первый и второй входы сумматора поступают напряжения равные U. Затем, в те— чение второго полупериода второго управляющего импульса ключи 2 и 4,ключ запоминающего элемента 7 разомкнуты, а ключ 5, запоминающего элемента 6 замкнут и при этом на второй вход сумматора через ключ 5 поступает напряжение 2 О.

В результате на выходах запоминающих элементов 6 и 7 формируют я нарастающие ступенчатые напряжения сдвинутые на время 2L.

После поступления на вход логичесП- 1 кого блока 9 2 импульсов (количество разрядов счетчика 10) на выходе последнего разряда счетчика 10 появляется уровень логической единицы, которым открывается элемент 11 И,.при этом элемент 12 И закрывается. Начиная с этого момента управляющие тактовые импульсы поступают на управляющий вход второго входного ключа 13, а на управляющий вход первого входного ключа поступает уровень логического нуля. Выход ключа 13 соединен с инвертирующим третьим входом сумматора 3. Вследствие этого, при каждом

773919

Формула изобретения

ВНИКПИ Заказ 7531/79 Тираж 995 Подписное

Филиал ППП Патент, r, Ужгород, ул. Проектная, 4 такте напряжение на конденсаторах запоминающих элементов 6 и 7 уменьшается на значение 0 . Формкруетcÿ падающий участок ступенчатого напряже11-1 нкя. После прохождения 2 импульсов напряжение на конденсаторах запоминающих элементов 6 к 7 уменьшается до нуля,а счетчик 10 устанавливается в первоначальное состояние. Устройство возвращается в ксходное состояние. При последующем поступле- нии тактовых импульсов проце" ñ формирования напряжения симметричной треугольной формы, повторяется. Устройство позволяет формировать напряженке скмметркчнок треугольный форьы, причем с высокой стабильно- 15 стью амплитудно-временных параметров.

Это объясняется тем, что введение второго входного ключа 13, логкчес кого блока 9 позволяет формировать падающий участок ступенчатого напря- () жения. Высокая стабильность ам плитудно-временных параметров достигается возможностью генерирования тактовых импульсов кварцованным задающим генератором и обеспечивает большую точность формирования мгновенных значений сигнала эапоминающи1 ми элемен тами 6 к 7, сумматором 3 и числом разрядов счетчика 10.

Погрешность формирования амплитудно-временньж параметров сигнала может быть уменьшена до 0,2-0,1%.

Формирователь стугенчатого напряжения, содержащий тактовый генератор, первый и второй запоминающие элементы, каждый из которых выполнен, например на конденсаторе, ключе и согласующем усилителе, первый и второй выходные ключи, первый входной ключ, вход которого подключен к исто нику входного сигнала, а выход — к первому входу сумматора, выход которого соединен со входом первого и второго запоминающих элементов, причем управляющие входы первого выходного ключа и второго запоминающего элемента подключены к первому выходу тактового генератора, а управляющие входы второго выходного ключа, первого запоминающего элемента — к второму выходу тактового генератора, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей, в него введены второй входной ключ, логический блок, выполненный, например на двух элементах И и счетчике, вход которого подключен к первому выходу тактового генератора, первый выход — к управляющему входу первого входного ключа, второй выход — к управляющему входу второго входного ключа, вход которого соединен с источником входного сигнала, а выход с третьим входом сумматора.

Источники информации, принятые во внимание при экспертизе

1. авторское свидетельство СССР

9 499655, кл. H 03 К 4/06, 1974.

2. Авторское свидетельство СССР по заявке V 2590843/18-21, кл. Н 03 К 4/02, 1978.