Дешифратор для последовательных двоичных кодов

 

Союз Советских

Социалистических

Республик

«»780194

ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТ (6! ) Дополнительное к авт. саид-ву (22) 3аявлеио10.04.78 (21) 2601732/1 с присоединением заявки ¹ (23) Приоритет—

Олубликоваио153.180. Бюллетень и

Дата опубликования описания 18. 11 (Ь1) М. Кл.

Н 03 К 1 3/247

Государстае нь|Й аомптет

СССР по делам изобретеннй п открытая (53) УДК 681 ° 327 ° .66 (088.8) (72) Автор изобретемия

А. И. Гусев (71) Заявитель

Саратовский политехнический институт (54 ) ДЕ111ИФРЛТОР ДЛЯ ПОСЛЕДОВЛТЕЛЬН61Х

ДВОИЧНЫХ КОДОВ!

Изобретение относится, к области вычислительной техники н может быть использовано в цифровых системах телемеханики для обнаружения и исправления ошибок типа трансфОрмации или/и 5 стирания символов в принятой кодовой комбинации.

Известен дешифратор для последовательных двоичных кодов, содержащий кольцевые регистры сдвига, логические 10 элементы ИЛИ и пороговый логический элемент (1)., Недостатком дешифратора является его недостаточная помехоустойчивость.

Наиболее близким техническим реше-)5 нием к данному изобретению является дешифратор для последовательных двоичных кодов, содержащий" кольцевые регистры сдвига и логические элементы

ИЛИ и И f2). 26

Недостатком известного дешифратора является то, что он не может ис,.править все возможные варианты ошибок типа стирания символов максимальной кратности 11„„э d 1, т.е. не 25 позволяет полностью реализовать корректирующую способность кода.

Целью изобретения является повышение помехоустойчивости дешифратора для последовательных двоичных кодов. З0

Поставленная цель достигается путем того, что дешифратор для последовательных двоичных кодов, содержащий основной и дополнительные кольцевые регистры сдвига, выходы каждого последующего дополнительного регистра сдвига соединены со входами предыдущего дополнительного регистра сдвига, а выходы первого дополнительного регистра сдвига соединены со входами основного регистра сдвига, основные логические элементы ИЛИ, блок сравнения, первый и второй выходы которого соединены со входами первого основного логического элемента ИЛИ, а второй и третий выходы — со входами второго основного логического элемента ИЛИ, выходы основных логических элементов ИЛИ соединены с соответствущими входами основного и всех дополнительных регистров сдвига, содержит счетчик импульсов, логические элементы И, дополнительные логические элементы ИЛИ, вход счетчика импульсов соединен rо вторым выходом блока сравнения, первый выход счетчика импульсов соединен со входами

Одних логических элементов И, вторые входы которых соединены с выходами основного регистра сдвига, второй

780194 выход счетчика импульсов соединен со входами других логических элементов И, вторые входы которых соединены с выходами первого дополнительного регистра сдвига, выходы логичес ких элементов И, входы которых соединены с одноименными выходами основного и первого дополнительного регистров сдвига, соединены со входами дополнительных логических элементов

ИЛИ.

На чертеже приведена структурная схема предложенного дешифратора для последовательных двоичных кодов.

Дешифратор содержит основной 1 и дополнительные 1„ -1 кольцевые регистры сдвига, блок сравнения 2,пер- 3Я вый и второй восходы которого соединены со входами первого основного логического элемента ИЛИ 3, а второй и третий выходы — со входами второго логического элемента ИЛИ 4, 26 счетчик импульсов 5, первый и второй входы которого соединены соответственно со входами одних логических элементов И 6„ -б„„ и других логических элементов И 7„ -7„,, и дополнительные логические элементы ИЛИ 8„-81,.

Предложенный дешифратор работает следующим образом.

Если в принимаемой кодовой комбинации содержится число символов стиpBHHH He равное !мок = !мин 0 дешифратор работает также, как и известный дешифратор-прототип, так как сигналы на его выходных цепях будут определяться. выходными. сигналами ячеек основного регистра сдвига 1,по- .3S ступающими на входы логических элементов И 7 -7м, которые открыты по вторым входам сигналом с первого выхода счетчика импульсов 5. Сигнал на первом выходе „ счетчика 5 имеет 40 место только в том случае, если на

его вход поступило. число импульсов, не равное 1,щц, =d -1 со второго выхода (Х) блока сравнения 2, на котором фиксируется прием символов стирания (Х). Прием нулевого значения символа фиксируется на первом выходе (0), а прием единичного значенияна третьем выходе (1) блока сравнения 2.

В том случае, когда число симво- 50 лов стирания в кодовой комбинации равно !м<ц,, сигналы на выходе дешифратора будут определяться выходными сигналами ячеек первого дополнительного регистра сдвига 1, по- Я ступающего на входы логических элементов. И б -б„„, которые открыты по вторым входам сигналом со второго выхода счетчиков импульсов 5. Сигнал на втором выходе 1 „ счетчика импульсов 5 имеет место только в том случа6, если на его вход поступило! маис = м„„-1 импульсов со

BTopoI Î выхода ("Х" ) блока сравнения 2. При этом все I „символов стирания будут исправлейй, если в кодовой комбинации не было других искажений. Если >ке наряду с „ стертымн символами будут иметь место иска— жения типа трансформации символов,то в дешифраторе будет обеспечен защитный отказ, так как регистр 1 полностью обнулится.

Формула изобретения

Дешифратор для последовательных двоичных кодов, содержащий основной и дополнительные кольцевые регистры сдвига, выходы каждого дополнительного регистра сдвига соединены со входами предыдущего дополнительного регистра сдвига, а выходы первого дополнительного регистра сдвига соединены со входами основного регистра сдвига, основные логические элементы ИЛИ, блок сравнения, >ервый и второй выходы которого соединены со входами первого основного логического элемента ИЛИ, а второй и третий выходы -„ со входами второго основного логического элемента ИЛИ, выходы основных логических элементов

ИЛИ соединены с соответствующими входами основного и всех дополнительных регистров сдвига, о т л и ч а ю шийся тем, что, с целью повышения помехоустойчивости дешифратора, он содержит счетчик импульсов, логические элементы И и дополнительные логические .элементы ИЛИ, вход счетчика импульсов соединен со вторым выходом блока сравнения, первый выход счетчика импульсов соединен со входами одних логических элементов

И, вторые входы которых соединены с выходами основного регистра сдвига, второй выход счетчика импульсов соединен со входами других логических элементов И, вторые входы которых соединены с выходами первого дополнительного регистра сдвига, выходы логических элементов И, входы которых соединены с одноименными выходами основного и первого дополнительного регистров сдвига, соединены со входами дополнительных логических элементов ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Ходоров Т. Я. Цифровые управляющие машины. М., "Машиностроение", 1964, с. 107.

2. Келлер Ф. Э. Графы кодов, кодирующие и декодирующие устройства.М,, "Энергия", 1972, с.85 (прототип) .,780194

Составитель Ю. Розенталь

Редактор И. Прусова Техред Н.Бабурка КорректорЮ. Макаренко

Заказ 93 4 24 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5-35, Раушская наб., д. 4/5

Филиал ППП"Патент, г. Ужгород, ул. Проектная,