Устройство сопряжения

 

781805

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ г +

jf,,ф (6l ) Дополнительное к ант. свнд-ву (22) Заявлено 20.12.78 (21) 2699691/18 — 24 (51) M. Кл.

G 06 F 3/04 с присоединением заявки ¹

Государственный комитет (28) Приоритет па делам изооретеиий н открытий

Опубликовано 23.11.80. Бктллетень ¹ 43

Дата опубликования описания 23 11 80 (53 ) УД К681.327.11 (088.8) (72) Авторы изобретения

Н. А. Красилова и В. М. Ордынцев (71) Заявитель Л 7 Б (54) УСТРОЙСТВО СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике и предназначено для сопряжения ЦВМ.

Известно устройство сопряжения, содержащее буферное ЗУ, регистра, грутпты вентилей ввода информации, распределители ввода информации, регистр меток, сумматор, схемы сравнения, ре5 гистры констант и схему управления (1).

Недостатком этого устройства является сложность.

Наиболее близким техническим решением к предлагаемому является устройство сопряжения, содержащее блок управления вводом; соединенный со входами первого и второго регистров, первую шину, соединенную с выходами двух формирователей импульсов, дешифратором адреса, первым и вторым блоками приемников и блоком управления прерыванием, выход первого регистра соединен со входом первого формирователя импульсов, выход первого блока приемников соединен со входом второго регистра, первый выход второго регистра соединен со входом первого формирователя импульсов и первым входом блока управления прерыванием, второй выход — со входом пер2 вого формирователя импульсов и первым входом первого элемента ИЛИ, третий выход— со входом первого формирователя импульсов и вторым входом первого элемента ИЛИ, блок управления выводом, соединенный с третьим и четвертым регистрами, первый вход третьего регистра соединен с выходом второго блока приемников и входом четвертого регистра, первый выход которого соединен со входом блока управления прерыванием и первым входом второго формирователя импульсов, второй выход — со вторым входом второго формирователя импульсов и первым входом второго элемента ИЛИ, третий выход — с третьим входом второго формирователя импульсов и вторым входом второго элемента ИЛИ, соответствующие выходы дешифратора соединены со входами первого блока приемников, первого и второго регистров, первого и второ. .о формирователей импульсов (2).

Недостатком этого устройства является сложность.

Цель изобретения — упрощение устройства.

781805

25

55

Поставленная цель достигается тем, что устройство содержит четыре элемента И, два триг гера, три элемента задержки, два блока сравнения, элемент И вЂ” НЕ, блок усилителей, пять элементов ИЛИ, одновибратор, инвертор, блок формирования сигнала готовности, вторую шину, пятый, шестой, седьмой и восьмой регистры, входы первого и второго элементов И соединены с выходами первого элемента ИЛИ и пятого регистра, выходы — с блоком управления прерыванием, соединенного с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом второго элемента ИЛИ, вторые входы — с соответствующими выходами дешифратора адреса и входами третьего элемента ИЛИ, выход которого соединен со входом четвертого регистра, выход блока формирования сигнала готовности соединен со второй шиной и входом инвертора, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнения, выход — с блоком управления вводом, соединенным с выходом шестого регистра, входом первого блока сравнения, выходом одновибратора и входом первого элемента задержки, выход которого соединен с первым входом первого триггера, второй вход которого соединен со второй шиной и входом одновибратора, выход — со второй шиной, соединенной со входами пятого и шестого регистров, выходом второго триггера, входом и выходами блока усилителей, первым входом пятого элемента ИЛИ, первым входом второго триггера и первым входом элемента И вЂ” HE, второй вход которого соединен с блоком управления выводом, выход — со входом блока управления выводом, выходы дешифратора соединены со входами шестого элемента ИЛИ,-выход которого соединен со входом второго блока приемников, вход третьего регистра соединен с выходом седьмого элемента ИЛИ, входы которого соединены с соответствующими выходами дешифратора адреса и входами седьмого регистра, другой вход которого соединен с блоком управления выводом, входами второго элемента задержки и восьмого регистра, выход которого соединен с одними входами блока усилителей и входом второго блока сравнения, выход которого соединен со входом восьмого регистс ра, выход седьмого регистра соединен с другими входами блока усилителей, выход второго элемента задержки соединен со вторым входом второго триггера, второй вход пятого элемента ИЛИ соединен с первой шиной, выход — с блоком управления выводом и вхо, дом третьего элемента задержки, выход которого соединен с блоком управления выводом.

На чертеже представлена блок-схема устройства.

Устройство содержит первую шину 1 (общая шина), вторую шину 2 (разделенная шина), дешифратор 3 адреса, блок 4 управления прерыванием, первый элемент И 5, второй элемент И 6, третий элемент И 7, четвертый элемент И 8, первый элемент ИЛИ 9, второй элемент ИЛИ 10, четвертый элемент ИЛИ 11, шестой элемент ИЛИ 12, третий элемент ИЛИ 13, седьмой элемент ИЛИ 14, пятый элемент

ИЛИ 15, инвертор 16, элемент И вЂ” HE 17, первый формирователь 18 импульсов, второй формирователь 19 импульсов, второй регистр 20, четвертый регистр 21, первый блок 22 приемников, второй блок 23 приемников, первый регистр 24, третий регистр 25, блок 26 управления вводом, шестой регистр 27, пятый регистр 28, седьмой регистр 29, первый блок 30 сравнения, блок 31 формирования сигнала готовности, одновибратор 32, первый элемент

33 задержки, второй элемент 34 задержки, ( третий элемент 35 задержки, первый триггер

36, второй триггер 37, блок 38 управления выходом, восьмой регистр 39, блок 40 усилителей, второй блок 41 сравнения, Устройство работает следующим образом.

Информация, выдаваемая ЭВМ, присоединенной ко второй шине 2, сопровождается сигналами идентификации. Предусмотрено два таких сигнала. При приеме этой информации ЭВМ, присоединенная к первой шине 1 в зависимости от принятого сигнала идентификации, воспринимает данные как поступившие от одного из двух внешних устройств ввода.

Информация, выдаваемая ЭВМ, лрисоединенной к первой шине 1, также в зависимости от ее характера посылается к абонентам, имеющим разные адреса. В зависимости от номера абонента устройство сопряжения вырабатывает сигналы идентификации, сопровождающие информацию, следующую от первой шины 1 к

ЭВМ, соединенной со второй шиной 2. В устройстве предусмотрено выработка двух таких сигналов идентификации и поэтому имеется два номера внешних устройств вывода.

Передача информации от второй шины 2 через устройство связи к первой шине 1 начинается только в том случае, когда на выходе блока 31 формирования сигнала готовности имеется сигнал готовности, возникающий при включении устройства связи и аппаратуры, подключенной к первой шине 1, после выработки сигнала "Подготовка", При наличии сигнала на выходе блока 31 формирования сигнала готовности ЭВМ, подключенная ко второй шине 2 посылает слово передаваемой информации на вход шестого регистра 27 в сопровожденни сигнала второй выборки и одного иэ

1 7818 сигналов идентификации. Сигнал выборки разрешает запоминание слова информации в шестом регистре 27 и сигнала идентификации в пятом регистре 28. Кроме того, он устанавливает первый триггер Зб в "нулевое" состояние, снимая сигнал второго требования, поступающий на вход второй шины, и запускает одновибратор 32, который выдает импульс, поступающий на вход блока 26 управления вводом. Одновременно в первом блоке 30 сравнения происходит проверка поступившего слова информации "на нечетность", При обнаружении ошибки первый блок 30 сравнения выдает через четвертый элемент ИЛИ !1 сигнал на вход блока 26 управления вводом и в 15 разряд второго регистра 20 заносится "единица", означающая наличие ошибки в поступившем слове информации. В этом случае ЭВМ, соединенная с первой шиной 1, во время опроса второго регистра 20, получает состояние "Ошибка".

То же самое происходит в случае, если равен

"нулю" сигнал на выходе блока 31 формирования сигнала готовности. Сигнал с выхода последнего поступает через инвертор 16 и четвертый элемент ИЛИ 11 на вход блока 26 25 управления вводом. Если ошибка не обнаружена, то блок 26 управления вводом выдает сигнал на соответствующий выход. Во время действия этого сигнала слово информации переписывается на шестого регистра 27 в первый регистр 24, а сигнал соответствующего выхода, пройдя через первый элемент,33 задержки, вводит первый триггер 36 в "единичное" состояние. При этом на входе второй шины 2 выдается сигнал второго требования. Получив этот сигнал, ЭВМ второй шины 2 выдает следующее слово информации на шестой регистр

27, Одновременно в 7-й разряд второго регистра 20 заносится "единица", что означает состояние "Выполнено". В это время ЭВМ, 40 присоединенная к первой шине 1, отрабатывает программу, обеспечивающую прием информации от ЭВМ, соединенной со второй шиной 2, Для разрешения запроса прерывания эта ЭВМ посылает через первую шину и через первый блок 22 приемников "единицу" в шестой разряд второго регистра 20. Для этого первая шина 1 выдает в дешифратор 3 адреса код адреса второго регистра 20 в сопровождении .сочетания сигналов управления, означающего

"Запись младшего байта". Разрешающие сигналы соответствующих выходов дешифратора 3 осуществляют запись пришедшей с первой шины 1 "единицы" через первый блок приемников 22 во второй регистр 20. Далее ЭВМ первой шины 1 считывает содержание вышеуказанного регистра. Для этого по первой шине 1 в дешифратор адреса 3 выдается сочетание сигналов управления, означающее "Чтение", и

6 код адреса второго регистра 20. На соответствующих выходах дешифратора адреса 3 появляются разрешающие сигналы. Через первый формирователь 18 импульсов на первую шину 1 в ее ЭВМ поступает содержание второго регистра 20.

Блок управления прерыванием 4 выставляется запрос прерывания и получает разрешение на прерывание в соответствии с принятым порядком работы первой шины 1.

Однако выдача адресов векторов прерывания иэ блока 4 управления прерыванием на первую шину 1 зависит от того, какой идентификатор хранится в пятом регистре 28. В одном случае возникает сигнал на выходе перI вого элемента И 5, и блок 4 управления прерыванием вьщает один код адреса вектора на первую шину 1. В другом — возникает сигнал на выходе второго элемента И 6, и первая шина 1 получает друтой код адреса вектора прерывания. Управление выдачей осуществляет второй регистр 20 через первый элемент

ИЛИ 9.

Для считывания поступивших данных ЭВМ посылает по первой шине 1 на вход дешифратора адреса 3 сочетание сигналов управления, обозначающее "Чте.- ие" и адрес первого регистра 24. При этом на соответствующих выходах дешифратора 3 адреса возникают разрешающие сигналы и данные из первого регистра 24 через первый формирователь 18 импульсов поступают на первую шину 1 и далее в

ЭВМ. При поступлении следующего слова информации в шестой регистр 27 процесс повторяется.

При передаче информации от ЭВМ, соединенной с первой шиной 1, к ЭВМ, соединенной со второй шиной 2, необходимо ее снабжать соответствующим признаком идентификации и при прерывании выбрать в ЭВМ, соединенной с первой шиной 1, одну из двух подпрограмм. Для занесения шестого разряда, разрешающего прерывание, в четвертый регистр

21, ЭВМ, соединенная с первой шиной 1, посылает на вход дешифратора 3 адреса сочетание сигналов управления, обозначающее "Запись младшего байта", и один из адресов четвертого регистра 21. Этот регистр имеет два адреса. Один из них соответствует одному из двух возможных видов информации (данные и команды), а другой — второму виду. В за висимости от поступившего адреса дешифратор

3 адреса выдает соответствующий разрешающий сигнал, который через третий элемент ИЛИ 13 поступает на управляющий вход четвертого регистра 21. Сигнал "Чтение младшего байта" проходит через шестой элемент ИЛИ 12 на управляющий вход второго блока 23 приемников.

С первой шины 1 через второй блок 23 прием7818О5 вход блока 40 усилителей, благодаря чему слово информации поступает в ЭВМ второй шины 2 и через пятый элемент ИЛИ 15 поступает в блок 38 управления выходом, вызывч установку седьмого разряда в четвертом регистре 21, сигнализирующего о готовности к передаче следующего слона информации от первой шины 1 ко второй шине 2.

Предложенное устройство упрощается за счет исключения избыточных сложных узлов: регистров команд и состояний, регистров данных, блоков приемников, формирований и схем управления внешними устройствами. ников происходит занесение единицы в шестой разряд четвертого регистра 21. Пятнадцатый разряд этого регистра обозначает ошибку.

Этот разряд равен "единице", если блок 38 управления выводом выдает сигнал, разрешающий выдачу данных, а от второй шины 2 чере элемент И вЂ” HE 1? не поступает сигнал Готовность ЭВМ". Седьмой разряд этого регистра означает "Готовность". "Единица* в этот разряд заносится при передаче первого слова информа ции сигналом "Подготовка", передаваемым че. рез пятый элемент ИЛИ 15., третий элемент 35 зацержки и через блок 38 управления выводом на вход четвертого регистра 21, а при передаче всех последующих слов информации — 1S сигналом первой выборки, который поступает от ЭВМ, второй шины 2 на вход пятого элемента ИЛИ 15 и далее по вьппеописанным связям в четвертый регистр 21. При наличии "единиц" в шестом разряде и в седьмом или в пятнадцатом разрядах четвертого регистра 21, блоки управления прерыванием выставляет на первую шжу сигнал запроса прерывания. После поступления разрешения прерывания последний выдает код адреса вектора прерывания на первую шину 1. При этом в зависимости от вида намеченной к передаче информации, поступающей с четвертого регистра через второй элемент ИЛИ 10 и через второй формирователь 19 импульсов, в соответствии с сигналом чв с выхода дешифратора 3 адреса третий элемент И 7 или четвертый элемент И 8 выдает сигнал, определяющий один из двух вьща ваемых адресов вектора прерывания. Слово информации поступает по первой шине 1. При з5 этом на вход дешифратора 3 адреса поступает сочетание сигналов управления Зались слова и адрес третьего регистра 25. Этот регистр имеет два адреса, соответствующих двум возможным видам передаваемой информации.

При одном адресе дешифратор 3 адреса выдает сигнал на вход седьмого элемента ИЛИ 14 и седьмой регистр 29 заносится один иденти. фикатор. При другом адресе дешифратор 3 адреса вьщает соответствующий сигнал и в седьмой регистр 29 заносится друтой идентификатор. В обоих случаях через седьмой элемент ИЛИ 14 на управляющий вход третьего регистра 25 поступает разрешающий сигнал и происходит запись слова информации в этот регистр. По соответствующему сигналу с этого регистра начинается работа блока управления

38 выводом, второй триттер 37 устанавливается в "единичное" положение и на вторую шину 2 выдается сигнал первого требования.

ЭВМ второй шины 2 вьщает сигнал первой вы борки, который, поступая на нулевой вход второго триттера 37 сбрасывает сигнал перво

ro требования, поступает на управляющий

Формула изобретения

Устройство сопряжения, содержащее блок управления вводом, соединенный со входами первого и второго регистров, первую шину, соединенную с выходами двух формирователей импульсов, дешифратором адреса, первым и вторым блоками приемников и блоком управления прерыванием, выход первого регистра соединен со входом первого формирователя импульсов, выход первого блока приемников соединен со входом второго регистра, первый выход второго регистра соединен со входом первого формирователя импульсов и первым входом блока управления прерыванием, второй выход — со входом первого формирователя импульсов и первым входом первого элемента ИЛИ, третий выход — со входом первого формирователя импульсов и вторым входом первого элемента ИЛИ, блок управления выводом, соединенный с третьим и четвертым регистрами, первый вход третьего регистра соединен с выходом второго блока приемников и входом четвертого регистра, первый выход которого соединен со входом блока управления прерыванием и первым входом второго формирователя импульсов, второй выход — co вторым входом второго формирователя импульсов и первым входом второго элемента ИЛИ, третий выход — с третьим входом второго формирователя импульсов и вторым входом второго элемента ИЛИ, соответствующие выходы дешифратора соединены со входами первого блока приемников, первого и второго регистров, первого и второго формирователей импульсов, о т л и ч а ю щ ее с я тем, что, с целью упрощении устройства, оно содержит четыре элемента И, два триггера, три элемента задержки, два блока сравнения, элемент И-НЕ, блок усилителей, пять элементов ИЛИ, одновибратор, инвертор, блок формирования сигнала готовности, вторую шину, пятый, шестой, седьмой и восьмой регистры, входы первого и второго элементов И

O l

781805 соединены с выходами первого элемента ИЛИ и пятого регистра, выходы — с блоком управления прерыванием, соединенного с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом второго элемента ИЛИ, вторые входы — с соответствующими выходами дешифратора адреса и входами третьего элемента ИЛИ, выход которого соединен со входом четвертого регистра, выход блока формирования сигнала готовности 1о соединен со второй шиной и входом инвертора, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнения, выход — с блоком управления 15 вводом, соединенным с выходом шестого регистра, входом первого блока сравнения, выходом одновибратора и входом первого элемента задержки, выход которого соединен с первым входом первого триггера, второй Zp вход которого соединен со второй шиной и входом одновибратора, выход — со второй шиной, соединенной со входами пятого и шестого регистров, выходом второго триггера, входом и выходами блока усилителей, первым 25 входом пятого элемента ИЛИ, первым входом второго триггера и первым входом элемента И†HE, второй вход которого соединен с блоком управления выводом, выход — со входом блока управления выводом, выходы

10 дешифратора соединены со входами шестого элемента ИЛИ, выход которого соединен со входом второго блока приемников, вход третьего регистра соединен с выходом седьмого элемента ИЛИ, входы которого соединены с соответствующими выходами дешифратора адреса и входами седьмого регистра, другой вход которого соединен с блоком управления выводом, аходами второго элемента задержки и восьмого регистра, выход которого соединен с одними входами блока усилителей и входом второго блока сравнения, выход которого соединен со входом восьмого регистра, выход седьмого регистра соединен с другими входами блока усилителей, выход второго элемента задержки соединен с вторым входом второго триггера, второй вход пятого элемента ИЛИ соединен с первой шиной, выход — с блоком управления выводом и входом третьего элемента задержки, выход которого соединен с блоком управления выводом.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР К 602937, кл. G 06 F 3/04, 1978.

2. Блок интерфейсный типовой БИТ. Техническое описание 2б.700.004.ТО, 1973 (прототип) .

781805

Составитель В. Меде1тян

Техред М, Петко

Корректор Н. Бабинец

Редактор О. Малец

Тираж 751

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб„д. 4/5

Заказ 8136/54

Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4