Устройство для моделирования петли гистерезиса

 

Союз Советских

Социалистических

Республик (и>781837 (6 t ) Дополнительное к авт. свид-ву (22) Заявлено 010678 (21) 2622339/18-24 с присоединением заявки Но (23) Приоритет

Опубликовано 231180. Бюллетень М2 43

1 (51)М, Кл.з

G G 7/25 т осударственный комнтет

СССР но делам нзобретеннй н открытий (53) УДК 681 ззз (088. 8) Дата опубликования описания 231180 (72) Авторы изобретения

10.П. Вусаров и A.Ô. Верлань

Горьковский политехнический институт им, А,А. Жданова. и институт электродинамики AH Украинской ССР (7)) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПЕТЛИ

ГИСТЕРЕЗИСА

Изобретение относится к моделированию процессов в физических системах при произвольных воамущающих воздействиях и любых исходных начальных цанных, Устройство может быть применено при моделировании на аналоговых вычислительных машинах систем, включающих элементы с гистереэисом, такие как упруго-демпфирующие элементы (образцы и конструкции из металлов, полимеров и др, материалов), узлы трения, магнитные элементы, сегнетоконденсаторы и т,д.

Известно устройство для моцелирования петли гистерезиса, содержащее блок воспроизведения однозначной кривой, сумматор, блок воспроизведения двузначной кривой типа Эллипс, выходной инвертор, дифференциатор и поляризованное реле, причем 20 блок воспроизведения двузначной кривой содержит накопитель, входной сумматор, инвертор, дополнительный сумматор, умножитель, схему извлечения квадратного корня и масштабный 2 усилитель (1), Это устройство не позволяет моделировать реальные гистерезисные петли, которые, как правило, по форме далеки от эллиптической. На прак- 30 тике форма петли может существенно меняться в зависимости от амплитуды и частоты входного сигнала элемента. с гистереэисом.

Наиболее близким по техническому решению к предлагаемому является устройство, состоящее из дпфференциатора, блока управления, ключа, двух функциональных преобразователей, блока перемножения и интегратора. Входной сигнал x(t) подается непосредственно на вход дифференциатора и первые входы функциональных блоков. С выхода диоференциатора производная входного сигнала подается на вход управляющего блока, реагирующего на знак x(t), и на первый вход блока умножения, При положительном знаке x(t) управляющий блок подключает на второй вход блока умножения через ключ выход первого функционального блока, при отрица- тельном знаке x(t) — выход второго функционального блока. Сигнал с блока умножения подается на вход интегратора, на выходе которого получается выходной сигнал y(t) устройства моделирования гистерезиса.

Этот сигнал y(t) задается одновре781837 менно на вторые входы функциональных блоков (2), Описанное устройство осуцествляет решение дифференциальных уравнений

Д )( Р, x,фd < >О; (11

dt dx

q,(õ,q) „— x<() которые описывают семейства интегральпервого ключа, первый и второй информационнь f входы которого подключены соответственно к выходам первого и второго функциональных: преобразователей, первые входы которых подключены ко входу первого, блока дифференцирования, яэляюцемуся входам устройства, выход первого ключа соединен с первым входом первогб блока умножения, второй вхЬд которого подключен к выходу первого блока дифференцирования, а выход первого блока умножения соединен с первым входом блока интегрирования, выход которого

"является выходом устройства и соединен со вторыми входами первого и второго функциональных преобразо40 эателей, дополнительно введены второй блок дифференцирования, третий и 45 четвертый функциональные преобразова" тели, второй ключ, второй блок умножения и вычислительный блок, причем первые входы третьего и четвертого функциональных преобразователей объе" 50 динены и являются входом устройства, вторые входы третьего и четвертого функциональных преобразователей. подключены к выходу блоха интегрирования, выход вычислительного блока соединен с третьими входами функциональных преобразователей и со входом второго блока дифференцирования, выход которого подключен к первому входу второго блока умножения, выход которого соединен со вторим входом блокй интегрирования, выходы третьего и четвертого функциональных преобразователей соединены соответственно с первым и вторим ийформациоиными входами второго ключа, управляющий г ных кривых. Восходящие и нисходяцие ветви произвольного гистереэйсйого . . цикла располагаются на соотэетствуюцих интегральных, кривЫх, Однако, известное устройство не учитывает релаксационнЫе явления э гистерезисе.

Цель изобретения — ) чет в модели петли гистерезиса релаЖсационных явлений с непрерывным опектрой распределения параметров и, слецоэательно, повышение точности работы устройства модели(сования петли гистерезиса, Вля достижения цели в устройство для моделирования петли гистереэиса, содержащее первый блок дифференцирования, выход которого соединен со 25 входом блока управления, выход которого соединен с управляющим входом вход которого подключен к,выходу блока управления, причем выход второ" го ключа соединен со вторым входом второго блока умножения, выход первого блока дифференцирования подключен ко входу вычислительного блока.

На фиг. 1 представлена блок-схема предлагаемого устройства моделирования петли гистереэиса; на фиг. 2 произвольный гистереэисный цикл (сплошные линии) как результат пересечения двух семейств интегральных кривых (пунктирные линии)g на фиг.3 явление релаксации в элементе с гистерезисом (вдоль AB - скоростное нагруженйе элемента, вдоль ВС вЂ” релаксация, выражаюцаяся в плавном спаде выходного сигнала при фиксации уровня входного сигнала). Пунктирными линиями изображены кривые нагружения, получаемые при разных фиксированных скоростях изменения входного сигнала x(t).

Устройство содержит первый блок

1 дифференцирования, второй блок 2 дифФеренцирования, блок 3 управления, первый функциональный преобразователь 4, второй Функциональный преобразователь 5, третий функциональный преобразователь 6 и четвертый функциональный преобразователь

7, первый ключ 8 второй ключ 9, первый блок 10 умноження и второй блок 11 умножения, блок 12 интегрирования, вычислительный блок 13, Принцип работы устройства состоит в следующем, Входной сигнал x(t) задается на вход первого блока 1 дифференцирования, на выходе которого получаем сигнал производной х(), -и на первые входы Функциональных преобразователей 4-7. Сигнал производной

x(t). с выхода первого блока дифференцирования поступает на вход блока

3 управления, реагирующего на знак

x(t), на второй вход первого умножителя 10 и вычислительный блок 13, на выходе которого получается сигнал Й f k(t,s) х (s) ds, Этот сигнал

,поступает на третьи входы функциональных преобразователей. В резуЛьтате на их выходах получаем: с пер» ваго 4 - сигнал f <(x,ó,z), со второго 5 - f> (x,у,z), с третьего 6й (х,y,г) и с четвертого 7

Е (x,у,z) . Блок 3 управления, э зависимости от знака сигнала производной х(t) подключает через первый ключ 8 на первый вход первого умножителя 10 либо сигнал Е<,(х,у,z) с выхода первого функционального пре.образователя 4,либо сигнал f>„(x,ó,z) с выхода второго функционального преобразователя 5,через второй ключ 9 на первый вход второго умножителя 11 подключается либо сигнал f (x, у, z) с выхода третьего функционального преобразователя б, либо сигнал

781837

f>(x,ó,z) с выхода четвертого функционального преобразователя 7.

При подаче на второй вход первого умножителя 10 сигнала x(t) на его выходе получается в зависимости от знака x(t) либо сигнал xf«(x,y< (х,y,z)(xc0), которые поступают на первый вход блока 12 интегрирования, На второй вход второго умножителя 11 задается сигнал z(t) difdtc выхода второго блока 13 дифференцирования, на вход, которого задается сигнал z(t) c выхода вычислительного блока 13. В результате этого на выходе квадра;тора 11 в зависимости от знака x(t) получается либо сигнал зй 1(х,у, z) (х > 0) либо сигнал z fez(x t y з ) (хсб).р которые поступают на второй вход блока 12 интегрирования, на выходе которого получается выходной сигнал у(t) устройства моделирования петли гистерезиса, поступающий на вторые входы Функциональных преобразовате- лей, Гистерезисные циклы произвольной формы можно наблюдать на экране индикатора, задавая на него одновре- д менно входной x(t) и выходной у() сигналы. Таким образом, предлагаемое устройство позволяет при моделировании гистерезиса учитывать релаксационные явления с непрерывным спектром ,распределения параметров и тем самым повысить точность моделирования физических систем с гистерезисом, 35

Формула изобретения

Устройство для моделирования петли гистерезиса, содержащее первый блок дифференцирования, выход которого соединен со входом блока управления, 4О выход которого соединен с управляющим входом первого ключа, первый и второй информационные входы которого подключены соответственно к выходам первого и второго функциональных преобразователей, первые входы которых подключены ко входу первого блока дифференцирования, являюыемуся входом устройства, выход первого ключа соединен с первым входом первого блока умножения, второй вход которого подключен к выходу первого блока дифференцирования, а выход первого блока умножения соединен с первым входом блока интегрирования, выход которого является выходом устройства и соединен со вторыми входами первого и второго функциональных преобразователей, о т л ич а ю щ е е с я тем, что, с целью повышения точности моделирования, в устройство дополнительно введены второй блок дифференцирования, третий и четвертый функциональные преобразователи, второй ключ, второй блок умножения и вычислительный блок, причем первые входы третьего и четвертого функциональных преобразователей объединены и являются входом устройства, вторые входы третьего и четвертого функциональных преобразователей подключены к выходу блока интегрирования, выход вычислительного блока соединен с третьими входами функциональных преобразователей и со входом второго блока дифференцирования, выход которого подключен к первому входу второго блока умножения, выход которого сое динен со вторым входом блока интегрирования, а выходы третьего и четвертого функциональных преобразователей соединены соответственно с первым и вторым информационными входами второго ключа, управляющий вход которого подсоединен к выходу ., блока управления, причем выход второго ключа соединен со вторым входом второго блока умножения, выход первого блока дифференцирования подключен ко входу. вычислительного блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 378890, кл. G 06 G 7/48, 1971.

2. Авторское свидетельство СССР

9 525972, кл. G 06 G 7/48, 1974 (прототип).

781837

Составитель И. Лебедев

Редактор И. Николайчук ТехредМ . Голинка Корректор,N. Пожо

° »««» «» «»«

» «»«

Заказ 8142/55 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, E-.35, Раушская наб., д. 4/5

Филиал ППП Патент, r.. Ужтород, ул. Проектная, 4 г