Арифметическое устройство

 

и»

"Ч" >к >.; .,1 чан:, »ь ° а ь в а ц .. !

Сеюа Советсмни

Соцнаинстнческни

Ресиубинк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

«н796844

К АВТОРСКОМУ СВИ ИТВЛЬСТВУ (6!) Дополнительное к авт, сеид-ву— (22) Заявлено 060279 (2)) 2739333/18-24 (зцм. g„» с присоединением заявки М—

0 06 Г 7/38

ГосударетеенныА комнтет

СССР но дааам нзобретеннА н отнрытнА (23) ПрноритетОпубликовано150181. Бюллетень. й9 2

Дата опубликования описания170131 (53) УДЫ 681.325 (088 ° 8) (72) Авторы иаобретения

A. A. Кочкин, В. A. Митраков, Е. И. Духнич

В. К. Орлов

Новороссийское высшее инженерное морское училище (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

2О где х„, у„ ,I начальные данный — номер итерации

3, ° ° ° gll °

Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированных ЦВМ.

Известны арифметические устройства работающие с информацией, представлен ной в виде векторов, предназначенные одля решения задач, содержащих большое число тригонометрических функций, к устройс ва, состоящие из сдвиговых регистров, сумматоров-вычитателей и коммутирующих блоков (1);

Наиболее близким к изобретению по функциональным возможностям и технической сущности является арифметическое устройство, реализующее ал- . горктм Волдера

У . -. Ч . 1., Х . 2- (1- 2)

i+ 1 1 1

Х. х.-ь Ч2 (1 2) (4)

1+1 1 >1 1

В1+1 91 С1 A(4 и позволяющее вычислить

У <К (У1ссвЛ+х„з1иЛ)

К=К (Х„СОВ Л+у„я1И Л) или 1.к./х„*+> „в=агс>1 „(>) где х1,у,g. — значения координат и угла на >1-и итера- ции ° функция, показывающая направление вра щения и равная для соотношений (2), ф„. =Siyqe„(4)

» для соотношений (3)

- „=в1р(-Y;)> (5) где о(1 — угловая постоянная, 10 равная Огс 2 — коэффициент общего удлинения вектора, равный произведению коэффициентов удли3S нения на каждой итерации

К=.А к. =г 4+2- (6)

1=2 1 1=2

Это арифметическое устройство со- .

25,держит первый, второй и третий сдвиговые регистры, первый-т второй и третий сумматоры-вычитатели и первый и второй коммутирующие блоки, при-. чем первые выходы первого и второго

3р сдвиговых регистров соединены со входами соответственно первого и второ796844 го коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, а выходы - к первым входам первого и второго сумматороввычитателей соответственно, управляющие входы которых соединены со вторым входом устройстна, а выходы — ко входам второго и первого сдвигового регистра и с первым и вторым выходом устройства соответственно, третий вход устройства соединен с первым входом третьего сумматора-вычитателя, второй вход которого соединен с вы- ходом третьего сдвигового регистра, вход которого соединен с выходом третьего сумматора-вычитателя и с третьим выходом устройства, управляю— щий вхсд третьего сумматора-вычитателя соединен с четвертым входом устройства (2j.

Недостатком известных устройств является изменение масштаба представления переменных в процессе выполнения операций.

Цель изобретения — повышение быстродействия устройства за счет совмещения основного процесса поворота вектора и коррекции масштабов результатов.

Поставленная цель достигается тем, что в арифметическое устройство, содержащее первый, второй и третий адниговне регистры, первый, второй и третий сумматоры-нычитатели и первый и второй коммутирующие блоки, причем выходы первого и второго сдвиговых регистров соединены с входами соответственно первого и второго коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, а выходы — к первым входам второго и первого сумматоров-вычитателей, управляющие входи которых соединены с вторым входом устройства, а выходы - со входом первого и второго сднигового регистра и с первым и вторым выходом устройства соответствен::.о, третий вход устройства соединен с первым входом третьего сумматоранычитателя, второй вход которого соединен с выходом третьего сдвигового регистра, вход которого соединен с выходом третьего сумматора-вычитателя, управляющий вход которого соединен с четвертым входом устройства, а выходс „третьим выходом устройства, дополнительно введены четвертый, пятый аестой и седьмой сумматоры-вычитатели и третий и.четвертый коммутирующие блоки, причем входы третьего и четвертого коммутирующих блоков соединены с выходом первого и второго сдвигового регистра соответственно, а управляющие входы — с первым входом устройства, выходы третьего и четвертого коммутирующих блоков, соединен.ные с перными входами четвертого, пятого, шестого и седьмого сумматороввычитателей соответственно, вторые который получается, если на каждой

4Р итерации умножить (1+1)-ю координату на один из сомножителей произведения — - Ь (+ 2 (" ") в котором заранее рассчитанное q равно +1 или -1.

При вычислении соотношений (2) устройство работает следующим образом.

Текущие значения координат x, у „. и углами хранятся в соответствующих регистрах 1,2 и 3. С началом очередной итерации по команде из устройства .управления, поступающей по входу 6, на ниходах коммутирующих блоков 19 и

20 при сдвиге информации в регистрах появляются операнды, сдвинутые на (1-2) разрядог вправо (в сторону младших), а на выходах коммутирующих блоков 4 и 5 операнды сдвинуты на 2 (i2) разрядов вправо. На управляющие входы сумматоров-вычитателей 15 и 16

60 из устройства управления по входу 21 подается потенциал, соответствующий

q, и настраивающий их на суммирование

1 или вычитание, на управляющие входы сумматоров-вычитателей 15 и 18 по

65 входу 22 поступает потенциал, соот5

35 входы пятого и шестого сумматоров= вычитателей соединены со вторыми вы ходами первого и второго сдвиговых регистров соответственно, а ныходы со вторыми входами седьмого и четве того сумматоров-вычитателей соответственно, выходы которых соединены со вторыми входами соответственно второго н первого. сумматоров-вычитателе управляющие входы пятого, шестого, четвертого и седьмого сумматоров-вычитателей подключены соответственно к четвертому и пятому входу устройства.

На чертеже показана структурная схема арифметического устройства.

Схема устройства содержит первый, второй и третий сднигоные регистры1,2 и 3, первый и второй коммутирующие блоки 4 и 5, первый вход устройства 6, первый и второй сумматорывычитатели 7 и 8, второй вход устройства 9, первый и второй выход устройства 10 и 11, третий вход устройства

12, третий сумматор-вычитатець 13, третий выход устройства 14, четвертый, пятый, шестой, седьмой сумматоры-вычитатели 15,16,17 и 18, третий и четвертый коммутирующие блоки 19 и 20, четвертый и пятый входы устройства

21 и 22.

При решении соотношений (2)и(3) и 4=1 работу устройства можнр описать алгоритмом

- (1-2)

=3 ++.ч 2 Х.2

1Ч 4 1

-2(1-й) (Я»

91++„=91 1 „.А1, 796844 ветствующий оператору „, а на сумматоры-вычитатели 7 и 8 — по входу

9 потенциал, соответствующий произведению „ q„. В соответствии с ними сумматоры-вычитатели настраиваются на выполнение итерации по алгоритму (7). Потенциал, соответствующий

5 и поступающий из устройства управления по входу 22, также поступает на управляющий вход сумматора-вычитателя

13 и настраивает его. При сдвиге ин, формации Х„ с выхода регистра 1 пос- l© .тупает на сумматор-вычитатель 16 в котором в соответствии с q суммируется (вычитается ) с Х „ 2 поступающим с выхода коммутирующего блока 19.,Сумма (разность ) Х „" + q„ X„: 15

2 (" поступает на сумматор-вычитатель

18, где иэ нее в соответствии.с вычитается (суммируется)у„ 2 <, а результат подается на сумматор-вычитатель 8 для вычитания иэ него (сум- 26 мирования ) в соответствии с произведением („.q у;2 (" . Значение

„ Х1.+1, поАучающееся на выходе сумматора-вычитателя 8, поступает на выход устройства .11 и на вход регистра 1 для записи в него и выполнения следующей итерации.

Аналогично координате Х„+ на выходе сумматора-вычитателя 7 йолучается . значение координаты У1 +4, подаваемое на выход устройства 10 и вход сдвиго- З© вого регистра 2 для хранения.

Одновременно текущее значение угла В с выхода регистра 3 поступает на вход сумматора-вычитателя 13, где в соответствии с „. из него вычитает- 35 ся (прибавляется ) угловая постоянная поступающая из запоминающего устройства по входу 128„ q с выхода сумматора-вычитателя 13, записывается в регистр 3 и подается на выход,щ неустройства 14 для .определения + .

1+1

Затем процесс повторяется до набо..-. ра заданного числа итераций.

Результаты могут быть выведены иэ устройства через выходы 11,10 и 14 последовательным кодом или сняты непосредственно с регистров 1,2 и 3.

При выполнении операции (3) арифметическое устройство работает аналогичным образом с той разницей, что оператор, „ получается как функция о знака координаты у, значение которой снимается в устройстве управления с выхода 10.

После выполнения всех итераций поворота вектора значения координат О получаются без удлинения в к раз.

Эффективность изобретения заключается в повышении быстродействия устройства, за счет совмещения основного процесса поворота вектора и при- ведения масштаба его представления к единице.

Формула изобретения

Арифметическое устройство, содержащее первый, второй и третий сдвиговые регистры, первый, второй и третий сумматоры — вычитатели и первый и второй коммутирующие блоки, причем первые выходы первого и второго сдвиговых регистров соединены со входами соответственно первого и второго коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, а выходы - к первым входам первого и второго сумматоров-вы- читателей, управляющие входы которых соединены со вторым входом устройства, а выходы — со входом второго и первого сдвигового регистра и с первым и вторым выходами устройства соответственно, третий вход устройства соединен с первым входом третьего сумматора-вычитателя, второй вход которого соединен с выходом третьего сдвигового. регистра, вход которого соединен с выходом третьего сумматора вычитателя и с третим выходом устройства, управляющий вход которого соединен с четвертым входом устройства, отличающееся тем,. что, с целью повышения быстродействия устройства эа счет совмещения основного процесса поворота вектора и коррекции масштабов результатов, в устройстве дополнительно введены третий и четвертый коммутирующие блоки, причем входы третьего и четвертого коммутирующих блоков соединены с выходом первого и второго сдвигового регистра соответственно, а .управляющие входы — с первым входом устройства, выходы третьего и четвертого коммутирующих блоков соединены с первыми входами четвертого и пятого и соответственно шестого и седьмого сумматоров-вычитателей, вторые входы пятого и шестого суввюаторов-вычитателей соединены со вторыми выходами первого и второго .сдвиговых регистров соответственно, а выходы — со вторыми входами седьмого и четвертого сумматоров-вычитателей соответственно,выходы которых соединены со вторыми входами соответственно 8TopoFo и первого суюеаторов-вычитателей, управляющие входы пятого и шестого, четвертого и седьмого сумматоров-вычитателей подключены соответственно к четвертому и пятому входу устройства..

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР

Р 445042, кл. G 06 F 7/38, 1974 °

2, Патент Великобританйи

Р 1331410, кл. G 4 A опублик. 1973 (прототип).. -" 7Я6844

Составитель В. Венцель

Редактор И. Петрова Техред Н. Варадулийа Корректор C.Щомак

Заказ 9 70 66 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4