Аналоговое запоминающее устройство

 

Оп ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТ©ИЖ©МУ С ТВЛЬСТВУ

Союз Советских

С щиалистическик

Республик о1799014

Ф г г (61) Дополнительное к авт. сеид-ау(22) Заявлено 02.04 .79 (21) 2743815/18-24 с присоедииеиием заявки М (23) Приоритет—

Опубликоеаио 230181. Ьюллетеиь 89 3

Дата опубликования олисаиил 23. 01 .81 . (51)М. Кл.

Q l1 С 27/00

Государственный комитет

СССР ао делам изобретений н открытий ($3) УДф 681 327 .66(088.8) (72) Авторы изобретения

И.Г. Вагнер и Ю,Д. Емельянов (71) Заявитель

Новосибирский электротехнический институт (54) АНАЛОГОВОЕ ЗАПОМИНИОЩЕЕ УСТРОИСТВО

Изобретение относится к аналоговой вычислительной технике и может быть использовано в устройствах автоматики, измерительной и вычислительной технике.

Известно аналоговое запоминающее устройство, содержащее накопитель, блок поочередной выдачи кодов адресов, генератор тактовых импульсов, 16 блок выборки адресов, два блока стробирования, интегрирующие усилители, дифференциальный усилитель (1).

Однако устройство может быть реализовано только на аналоговых элементах памяти с неразрушающим считыванием информации.

Наиболее близким техническим решением к предлагаемому является аналоговое запоминающее устройство, содержащее вычитающие и суммирующие 20 устройства, два Фиксатора уровня, устройство записи, запоминающий элемент с разрушающим считыванием инфор. мации, устройство считывания, устройство управления (2).

Однако устройство и..леет ограниченные функциональные воэможности, так как не позволяет выполнять арифметические операции над записываемыми величинами непосредственно в накопителе30

Цель изобретения — расширение функциональных возможностей устройства за счет выполнения арифметических операций .

Поставленная цель достигается тем, что в известное устройство, содержащее накопитель, блок считывания, два фиксатора уровня, блок записи, суммирующий блок, блок управления, при этом один из входов сумьмрующего блока подключен к выходу первого фиксатора уровня, а выход суммирующего блока подключен к первому входу второго фиксатора уровня, второй вход которого подключен к первому выходу блока управления, выход второго Фиксатора уровня подключен к первому входу блока записи и к первому входу первого Фиксатора уровня, второй и третий входы которого подключены, соответственно, ко второму и третьему выходам блока упрарления, четвертый выход которого подключен ко второму входу блока записи, а пятый выход подключен ко второму входу блока считывания, выход блока записи подключен к первому входу накопителя, выход которого подключен к первому входу блока считывания, вход блока управления являетСя управляющим вхо799014

40 дом устройства, введены третий фиксатор уровня и суммирующий усилитель, причем первый вход третьего фиксатора уровня подключен к.выходу блока считывания, второй вход подключен к выходу второго Фиксатора уровня, третий вход подключен к шестому выходу блока управления, выход третьего фиксатора уровня подключен к первому входу суммирующего усилителя, второй вход которого является входом устройства, третий вход подключен к выходу блока считывания, четвертый вход подключен к седьмому выходу блока управления, а выход подключен к другому входу суммирующего блока, при этом адресная шина накопителя подключена 35 к восьмому выходу блока управления.

На фиг. 1 приведена схема устройствау на фиг. 2, 3 — временные диаграммы, поясняющие работу устройства в режимах сложения двух записываемых чисел с последующей записью суммы в накопитель, соответственно °

Устройство содержит суммирующий усилитель 1, суммирующий блок 2, фиксаторы 3, 4 и 5 уровня блок 6 записи, накопитель 7, блок 8 считывания, блок

9 управления .

Устройство работает следующим образом.

Процесс работы устройства во всех режимах состоит из нескольких временных интервалов, называемых циклами, каждый из которых состоит из двух тактов — разрушающего считывания и записи. В режиме записи одного числа в нулевом цикле производится на9 3 чальная установка фиксаторов 3 и 4 уровня в нулевое состояние, причем фиксатор 3 уровня в течение всего процесса записи не изменяет своего состояния .

В режиме сложения двух записываемых чисел с последующей записью суммы в нулевом цикле производится начальная установка Фиксаторов 3 и 4 уровня в нулевое состояние. В пер- g$ вом цикле в момент времени с, блок

9 управления формирует импульс, поступающий на блок 8 счИтывания и одновременно обеспечивает выбор адреса второго числа. При этом на выходе блока считывания формируется напряжение Ug соответствующее величине считанного числа. В момент времени t 3 блок управления формирует импульс, поступающий на фиксатоР 3 УРовня, ко- торый в интервале t -t< отслеживает

Э и запоминает до конца процесса работы величину U> . При необходимости считанная по второму адресу информация может быть восстановлена, причем процесс восстановления аналогичен 60 процессу записи одного числа. Во втором цикле в.момент времени t блок управления формирует импульс, поступающий на блок считывания, и одновременно обеспечивает выбор адреса того 65 элемента памяти накопителя, в который производится запись суммы двух чисел .

Элемент памяти находится в нулевом состоянии . На первый вход суммирующего усилителя 1 поступает первое слагаемое 0, а на второй вход с выхода фиксатора 3 уровня — второе слагаемое, на четвертый вход поступает сигнал 0> управления, обеспечивающий выполнение операции сложения. (В дальнейшем режим записи суммы двух чисел аналогичен режиму записи одного числа), Во втором цикле в интервале на выходе блока 8 считывания формйруется выхлопное напряжение US, Î.

Суммирующий усилитель 1 выделяет сигнал ошибки, равный разности суммы двух величин 0 + U и выходной вели-, чины 0 „ О . Суммирующий блок 2 выполняет операцию сложения сигнала ошибки и выходного сигнала Фиксатора 4

Уровня, формируя сигнал 0>--0 + U< поступающий на первый вход фиксатора

5 уровня . По окончании переходных процессов в блоке 8 считывания, суммирующем усилителе 1 и суммирующем блоке 2, соответствующему моменту времени t6, блок 9 управления вырабатывает импульс, поступающий на второй . вход фиксатора 5 уровня, который в интервале времени t6 — tт отслеживает и с момента t7 запоминает значение сигнала на первом входе Up<0 =-0 +0 .

В такте записи блок 9 управления формирует импульс, поступающий на второй вход блока б записи, который вырабатывает импульс записи, пропорциональный (обычно равный по амплитуде) сигналу на его первом входе, и производится первая запись в выбранный элемент памяти накопителя 7 . Одновременно с этим в интервале t> -te блок

9 управления Формирует импульс, поступающий на третий вход фиксатора 4 уровня, который в интервале ty-tg отслеживает и с момента времени t за8 поминает до следующего цикла сигнал на его первом входе, равный „=Ч 0 +0

Если время существования первого слагаемого 0 на первом входе суммирующего усилителя 1 ограничено, то предусмотрена возможность хранения суммы двух чисел 0>+ 0 на время ее записи в фиксаторе 3 уровня . Для этого в момент времени -t> блок 9 управления формирует импульс, постуйающий на третий вход фиксатора 3 уровня, который в интервале t>-t g отслеживает и с момента времейи t< запоми нает О + U до конца процесса записи.

В третьем цикле, в такте считывания блок 9 управления формирует импульс, поступающий на блок 8 считывания, и производится считывание с элемента памяти накопителя 7, который при этом устанавливается в нулевое состояние.

Блок 8 считывания формирует выходной сигнал, который отличается от записанного в предыдущем цикле на величи799014 ну ошибки записи ьО . Суммирующий усилитель 1 выделяет сигнал ошибки а0 О +О„ -0 „„д который складывается в суммйрующем блоке 2 с выходным сиг налом фиксатора 4 уровня, который в предыдущем цикле соответствовал записываемой величине Ug 0g+Uq+AU .По, 5 окончании переходных процессов в блоке 8 считывания„суммирующем усилителе

1 и суммирующем блоке 2, блок 9. управления формирует импульс, поступакщий на второй вход фиксатора 5 уровня, который отслеживает и запоминает выходной сигнал суммирующего блока 2.

В такте записи блок 9 упранлейия формирует импульс, поступающий на второй вход блока 6 записи, который выраба- 15 тывает импульс записи, определяемый выходным сигналом фиксатора 5 уровня, и который отличается от сигнала записи в предыдущем цикле на величину возникшей при записи ошибки АО=О +О -0 .щ

Под действием этого импульса. происходит вторая запись в элемент памяти накопителя 7 по выбранному адресу.

Блок 9 управления формирует импульс, поступающий на третий вход фиксатора

4 уровня, который отслеживает и sanoминает до следующего цикла сигнал на его первом входе 04 =0 +О+ЬО. В четвертом и всех последуйщйх циклах работа устройства происходит аналогично, причем рассмотренные процессы продол- ЗО жаются до тех пор, пока величина ошибки записи не станет меньше заданной (требуемой) .

Таким образом, в предлагаемом устройстве выполняется операция суммирования одновременно с записью в накопитель, причем одно из слагаемых содержится. в одном из элементов памяти накопителя, а другое поступает на вход устройства, что свидительст- 4О вует о расширении функциональных возможностей устройства.

В режиме вычитания одного записываемого числа из другого с последующей записью разности по выбранному 45 адресу в нулевом цикле производится начальная установка фиксаторов 3 и 4 уровня в нулевое состояние. Данный режим отличается от рассмотренного режима сложения двух чисел тем, что блок 9 управления формирует сигнал выполнения операции вычитания, поступающий на четвертый вход суынирующего усилителя 1, производится вычитание числа 0, поступающего на вход устройства иэ числа 0> записанного в одном из элементов памяти накопителя 7. Временная диаграмма работы устройства в режиме вычитания одного числа U из другого U> аналогична временной диаграмме работы d0 устройства в режиме сложения двух чисел .

Таким образом, в предлагаемом устройстве выполняется операция вычитания одновременно с записью результа- 65 та в накопитель, причем уменьшаемое содержится в одном из элементов памя ти накопителя, а вычитаемое поступает на вход устройства.

Арифметические операции выполняются непосредственно н накопителе .

Кроме того, предлагаемое устройство обладает повышенным быстродействием при выполнении арифметических операций над записываемыми числами по сравнению с известным, в котором для реализации этих операций необходимы И -циклов записи первого числа с требуемой точностью, цикл считывания первого числа, цикл. считывания второго числа, цикл выполнения ариФметических операций в дополнительном внешнем устройстве, й-циклов записи результата. В предлагаемом же устройстве необходимы цикл считывания второго числа и й-циклон записи результата. Иэ этого следует, что предлагаемое устройство обладает вдвое большим быстродействием.

Формула изобретения

Аналоговое запоминающее устройство, содержащее накопитель, блок считывания, два Фиксатора уровня, блок записи, суммирующий блок, блок управления, при этом один нз входов суммирующего блока подключен к выходу перного Фиксатора уровня, а выход суммирующего блока подключен к первому входу второго фиксатора уровня, второй вход которого подключен к первому выходу блока управления, выход второго фиксатора уровня подключен к первому входу блока записи и к первому входу первого фиксатора уровня, второй и третий входы которого подключены, соответственно, ко второму и третьему выходам блока управления, четвертый выход которого подключен ко второму входу блока записи, а пятый выход подключен ко вто. ому входу блока считывания, выход блока записи подключен к первому входу блока считывания, вход блока управления является управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства за счет выполнения арифметических операций, в него введены третий фиксатор уровня и суммирующий усилитель, причем первый вход третьего фиксатора уровня подключен к выходу блока считывания, второй вход подключен к выходу второго фиксатора уровня, третий вход подключен к шестому входу блока управления, выход третьего фиксатора уровня подключен к первому входу суммирующего усилителя, второй вход которого является входом

799014 устройства, третий вход подключен к выходу блока считывания, четвертый вход подключен к седьмому выходу блока управления, а Йыхоц подключен к другому входу суммирующего блока, при этом адресная .шина накопителя подключена к восьмому выходу блока управления .

Источники информации, принятые во внимание при экслертизе

1. Авторское свидетельство СССР по эаявке Р 2485293/24, кл.G 11 С 27/00, 1977, 2. Авторское свидетельство СССР по эаявке 92679615/24, кл.0 11 С 27/0(4

1978 (прототип).

799014 tt t3 thtSth ting tg фиг.3

Составитель B. Еремеева

Редактор В. Муратов Техред r.éàòo÷êà Корректор H° . Муска

Заказ 10080/77 Тираж 656 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская Ha6., д. 4/5

Филиал ППП "Патент", r . Ужгород, ул . Проектная, 4