Имитатор дискретного канала связи

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

СО4ивпистических

Республик и807312 (61) Дополнительное к авт. свид-ву (22) Заявлено 231078 (21) 2685309/18-24 (51) . Кл3 с присоединением заявки ¹

G 06 F 15/20

Государственный комитет

ССС Р но делам изобретений и открытий (23) Приоритет

Опубликовано.230231. Бюллетень НЯ 7

Дата опубликования описания 23.02Я1 (53) УДК 681.325 (088. 8) I

И.З Климов, В.В.Хворенков, А,М.Чувашов и О.Б. Юминов""" 3 11":

Ия щ с

ГЕ ® Чж ) ,1 ьиид д,,„, (72) Авторы. изобретения (71) Заявитель

Ижевский механический институт (54) ИМИТАТОР ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относится к радиотехнике и может быть использовано для статистического моделирования систем передачи дискретных сообщений, Известны устройства моделирования состояний канала на основе процессов восстановления и накопления (11, Однако эти устройства не позволяют воспроизвести всю сложную закономерность возникновения ошибок в реальных каналах связи, Наиболее близким по тЕхнической сущности к предлагаемому является имитатор стационарного симметричного канала, содержащий М + 1 источников, ошибок, различающихся числеНными значениями параметров модели, выходы которых подключены к входам источника марковского коммутирующего процесса, а выход с входом сумматора по.модулю два, на второй вход которого подаются информационные символы (21.

Недостатком данного имитатора является то, что в нем используется

М + 1 независимых .источников ошибок, что делает устройство сложным в реализации и, следовательно, ненадеж,ным.

Цель изобретения - упрощение имитатора.

Поставленная цель достигается тем, что в известный имитатор дискретного канала связи, содержащий сумматор по модулю два, выход и первый вход которого являются соответственно выходом и.первым входом имитатора, блок синхронизации, первый вход которого является вторым входом имитатора, а выход блока синхронизации соединен с входом генератора марковской последовательности, первый выход которого соединен с вто15 рым входом блока синхронизации и с входом датчика случайных чисел, введены блок промежуточной памяти, пороговый сумматор и элемент И, выход которого соединен с вторым входом

20 сумматора по.модулю два, а первый и второй входы элемента И подключены соответственно к выходу порогового сумматора и к второму выходу генератора марковской последовательности, третий выход которого че.рез блок промежуточной памяти соединен с первым входом порогового сумматора, второй вход которого подключен к выходу датчика случайных

30 чисел, 807312

На чертеже приведена блок-схема имитатора.

Имитатор содержит блок 1 синхронизации, выход и вход которого соединены с входом и выходом генератора

2 марковской последовательности, выход которого через блок 3 промежуточной памяти соединен с входом порогового сумматора 4, другой вход которого через датчик 5 случайных чисел соединен с выходом генератора

5 марковской последовательности, а выход — с входом элемента И б, другой вход которого соединен с выходом генератора 2 марковской последовательности, а выход — с входом сумматора 7 по модулю два, Имитатор работает следующим обра-. зом.

В начале работы внешний синхроимпульс запускает блок 1, который вырабатывает сигнал, запускающий генератор 2 марковской последовательности. На первом такте работы генератора марковской последовательности на втором его выходе появляется сигнал,который опрашивает логический элемент б И.Поскольку на входы порогового сумматора 4 ничего не подается, то на входе логического элемента

И б имеется низкий уровень и на вход сумматора 7 по модулю два сигнал не поступает. После окончания цикла. поиска состояния цепи Маркова на выходе генератора марковской последо-. вательности появляется код состояния цепи Маркова C„, который задает адрес ячейки промежуточного блока 3 памяти, в котором хранится соответствующая условная вероятность ошибки Е .. Одновременно на третьем

1 выходе генератора 2 марковской последовательности появляется сигнал, который подготавливает блок 1 к новому циклу и опрашивает датчик 5 случайных чисел, который вырабатывает случайное равномерно распределенное число. Это число подается на вход порогового сумматора 4, на второй вход которого поступает из блока 3 памяти соответствующая условная вероятность ошибки. Пороговый сумматор представляет собой схему формирования единицы переноса при суммировании двоичных чисел.

Если суммируются два числа меньше единицы, какими являются случайное равнораспределенное число и условная .вероятность ошибки, единица на выходе порогового сумматора 4 появляется лишь в случае, когда сумма этих двух чисел больше единицы.

Прн условии, что одно из слагаемых равнораспределенное случайное число, вероятность появления единицы на выходе порогового. сумматора полностью определяется другими слагаемыми, а именно условной вероятностью ошибки. Таким образом, если выполнились все условия, то на входе логического элемента И появляется единица. С приходом следующего сннхроимпульса снова запускается генератор

2 марковской последовательности и на втором такте его работы опрашивается логический элемент И 6. В результате на выходе элемента И б появляется сигнал ошибки, который поступает на вход сумматора по модулю два, где происходит сложение информационного сигнала b c сигналом ошибки. В результате получается смесь информационных импульсов и потока ошибок. м

Включение в схему имитатора синхро15 низатора, промежуточного запоминающего устройства, порогового сумматора, датчика случайных чисел и логического элемента И обеспечивает надежное согласование во времени с

20 другими элементами системы связи.

Кроме этого, сокращаются аппаратурные затраты примерно в М раз, поскольку при одной и той же степени точности задания условных вероятностей,сложд ность одного источника ошибок эквивалентна сложности порогового сумматора, представляющего схему пере- носа единицы при суммировании двоичных чисел, датчика случайных чисел и элемента И, а современные запоминающие устройства миниатюрны.

Использование порогового суммирования для принятия решения по ошибке позволяет при настройке имитатора осуществлять самопроверку алгоритма работы за счет использования специальных проверочных матриц условных вероятностей и матрицу переходов цепи Маркова.

Формула изобретения

d0

Имитатор дискретного канала связи, содержащий сумматор по модулю два, выход и первый вход которого являются соответственно выходом и первым входом имитатора, блок синхронизации, первый вход которого является вторым входом имитатора, а выход блока синхронизации соединен с входом генератора марковской последовательности, первый выход которого соединен с вторым входом блока синхронизации и с входом датчика случайных чисел, о т л ич а ю шийся тем, что, с целью упрощения имитатора, он содержит блок промежуточной памяти, пороговый сумматор и элемент И, выход которого соединен с вторым входом сумматора по модулю два, а первый и второй входы элемента И подключены соответственно к выходу порогового сумматора и к второму выходу генератора марковской последовательности, третий выход которого

807312

b;®г;

Составитель A. Карасов

Техред С. Беца Корректор Г. Назарова

Редактор Л. Кеви

Заказ 294/75 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул.. Проектная, 4 через блок промежуточной памяти соединен с первым входом порогового сумматора, второй вход которого подключен к выходу датчика случай-ных чисел.

Источники информации, принятые во внимание при экспертизе

1. Повышение верности передачи цифровой информации. М., Наука, 1974, с. 191, 2, Блох Э.A. и др. Модели источника ошибок в каналах передачи цифровой информацни.. М., Связь, 1971, с. 57 (прототип) .