Дешифрирующее устройство
Союз Советския
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
IC АВТОРСКОМУ С ВТИЛЬС?ВУ
Ф
» (61) Дополнительное к ввт. сеид-ву (22) Заявлено 0901.79 (2! ) 2711078/18-21 (5f)М. Кл
Н 03 К 13/24 с присоединением заявки ¹
Госуяарственный комитет
СССР по яелам изобретений н открытий (23) йриоритет—
Опубликовано 280281. Бюллетень № 8 (53) УД1(621. 321. 3 (088.8) Дата опубликования описаимя 280281 (72) Автор изобретения ь. р
Э. А. Аленин (71) Заявитель (5 4 ) ДЕИИфРИРУЮ(ЦЕЕ УСТРОЙСТВО
Изобретение относится к области вычислительной техники и может быть использовано в качестве формирователя многоразрядного адресного поля при обращении к устройствам оперативной постоянной и перепрограммируемой памяти.
Известны дешийрирующие устройства, содержащие основной дешифратор, дешифратор наращиваемых разрядов, блок элементов 2И-НЕ и иннерторы (11 .
Недостатком этого устройства является ненозможность получения выходных сигналов в требуемых, произвольно выбранных и временных окнах в пределах всей зоны дешифрации.
1 ель изобретения — расширение функциональных возможностей.
С этой целью в дешифрирующее устройство, содержащее основной дешифратор, первые входы которого соединены Ю с первыми информационными шинами, вторые входы — с шиной синхронизации, а выходы — с выходными шинами, дешифратор наращиваемых разрядов, входы которого подключены ко вторым информационным шинам, а выходы — к первым входам блока элементов 2И-НЕ, введены дешифратор кода управления, дешиф" ратор временных групп, элемент ИЛИ и резистор, причем входы дешифратора 30 кода управления соединены со вторыми информационными шинами, а выходы — со вторыми входами блока элементон 2И-НЕ выходы которого через элемент ИЛИ подключены к резистору и первому входу дешиАратора нременных групп, при этом вторые нходы последнего соединены с входными шинами устройства, а выходы — с третьими входами основного дешифратора..
На чертеже представлена функциональная схема устройства.
B устройство входит дешифратор 1, соединенный с дешиАратором 2 временных групп, блок элементов 2И-HE 3, элемент ИЛИ 4, дешифратор 5 наращиваемых разрядов, дешифратор 6 кода управления, резистор 7, информационные шины 8 и 9, входные шины 10, выходные шины 11 и шина 12 синхронизации.
Устройство работает следующим образом.
С информационных шин 9 устройства на входы дешийратора 6 кода управления поступают соответственно 1-5 разряды кода управления. В зависимости от установленного значения кода управления на шинах 9 устройства на одном иэ выходов дешиАратора 6 кода
809565
Формула изобретения
ВН
Ти
Фи г. управления, устанавливается положительное напряжение, которое поступает на один из входов блока элементов
2И-НЕ 3 и подготавливает один из них к включению, с информационных шин 9 устройства на входы дешиАратора 5 наращиваемых разрядов поступают соответственно 7-14 разряды информационного кода. Совпадение сигнала с выхода дешиф дтора 5 наращиваемых разрядов.на одном из элементов блока элементов 2И-HE 3, вход которого подготовлен к включению соответствующим сигналом с выхода дешифратора 6 кода управления, приводит к появлению на выходе временного стробирующего импульса. Выходные сигналы с блока зле- 1 ментов 2И-HE объединены элементом
ИЛИ 4, Выходной сигнал с резистора 7 поступает иа вход стробируемого дешифратора 2 временных групп, на другие входы которого с входных шин 10 20 поступают 5-6 информационные разряды в двоичном коде. Продешийрированные сигналы с его выходов с длительностью, равной половине периода пятого двоичного разряда информации, поочередно- р5 го во времени подаются соответственно на входы основного деши4ратора 1, на другие входы которого с информационных шин 8 поступает информация в двоичном коде, синхронизирующий сигнал поступает на шину 12. С выходных шин 11 основного дешийратора
1 сигналы положительной полярности с длительностью, равной длительности импульса синхронизации, поступают на выход устройства.
Введение дополнительных дешиАраторов 2 и 6 в предлагаемое устройство и элемента ИЛИ позволяет расширить зону дешифрации до 2 при со11 кращении номенклатуры и количества элементов.
ДешиАрирующее устройство, содержащее основной дешифратор, первые входы которого соединены с первыми информационными шинами, вторые входы — с шиной синхронизации, а выхо-. ды — c в ы хоoд нHы мMи H ш и нHа мMиH, дешифратор наращиваемых разрядов, входы которого подключены ко вторым информационным шинам, а выходы — к первым входам блока элементов 2И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены дешифратор кода управления, дешифратор временных групп, элемент ИЛИ к резистор, причем входы дешиАратора кода управ ления соединены со вторыми информационными шинами, а выходы — со вторыми входами блока элементов 2И-НЕ, выходы которого через элемент ИЛИ подклкчены к резистору и первому входу дешибратора временных групп, при этом вторые входы последнего соединены с входными шинами устройства, а выходы — с третьими входами основного дешифратора.
Источники информации, принятые во внимание при экспертизе
1. Кулаков Г. Н. и др. Основные принципы построения узлов цифровой аппаратуры На .интегральных схемах.
Э31770-144, 1971, с. 136-140.
+ Евин
