Устройство контроля состоянияканала связи

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИ:КОМУ СВ ЕТИЗЬСТВУ

Союз Саветскии

Социалистических

Республик «809594 (б1) Дополнительное к ввт. свид-ву (22) Заявлено 1604.79 (21) 2753905/18-09 с присоединением заявки М (23) Приоритет

Опубликовано 28.0231. Бюллетень Н9 8

Дата опубликования описания 08. 0 3 ° 81 (53)М. Кл.

Н 04 В 3/46

Государственный комитет

СССР яо деяам нзобретеннй и открмтн1 (53) УДК 621. 395..666(088 ° 8) (72) Авторы изобретения

В.Г. Ив ановский и В. В. Потапов (71) Заявитель (54) УСТРОЙСТВО КОНТРОЛЯ СОСТОЯНИЯ КАНАЛА СВЯЗИ

Изобретение относится к радиотехнике и может использоваться для контроля каналов связи с переменными параметрами.

Известно устройство контроля состояния канала связи, содержащее две цепочки, каждая из которых состоит из последовательно соединенных умножителя, интегратора, формирователя сигнала, элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения, второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочек подклю- 20 чены к одним и другим входам элемента сравнения, выход которого через интегратор подключен к объединенным другим входам формирователей сигналов двух цепочек, выходы элементов

И каждой цепочки подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен через регистр сдвига к первому входу триггера и через после- 30 довательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к первому входу второго элемента запрета, второй вход которого подсоединен к другому входу регистра сдвига и к другому входу. первого элемента запрета и на него поданы тактовые импульсы, вход второго элемента запрета соединен через формирователь импульсов со входом первого элемента задержки и с первым входом блока считывания, выход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам блока счетчиков, второй элемент задержки, выход которого подключен к другим входам блока счетчиков, выход элемента ИЛИ подключен к другому входу счетчика, дешифратор, на вторые входы умножителей подан эталонный сигнал (1) .

Однако известное устройство имеет низкую точность контроля .состояния канала связи.

Цель изобретения - повышение точности контроля состояния канала связи путем оценки статистики ошибок символов кодограмм.

809594

Поставленная цель достигается тем, что в устройство контроля состояния канала связи, содержащее две цепочки, каждая из которых состоит из последовательно соединенных умножителя, .интегратора, формирователя сигнала, элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения, второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочек. подключены к одним и другим входам элемента сравнения, выход которого через интегратор подключен к объедииенным другим входам формирователей сигналов двух цепочек, выходы элементов И каждой цепочки подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен через регистр сдвига к первому входу триггера и через последовательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к,первому входу второго элемента запрета, второй вход, которого подсоеди- ЗО нен к другому входу регистра сдвига и к другому входу первого элемента запрета и на него поданы тактовые импульсы, вход второго элемента запрета соединен через формирователь импульсов со входом первого элемента задержки и с первым входом блока считывания, выход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам бло- 40 ка счетчиков, второй элемент задержки, выход которого подключен к другим входам блока счетчиков, выход элемента ИЛИ подключен к другому входу счетчика, дешифратор, на вто- 4 рые входы умножителей подан эталонный сигнал, введены сумматор, генератор копий сигнала, блок управления, блок элементов памяти, три блока элементов И, элемент несовпадения, дополнительный блок счетчиков и индикатор, при этом первый вход сумматора является входом устрсфства, второй вход соединен с выходом генератора копий сигнала и выход подключен к объединенным входам умножителей первой и второй цепочек, первый выход блока управления подключен ко входу генератора копий сигнала, второй — к первому входу элемента несовпадения и к пер-. р вым входам блока элементов памяти, третий — к первым входам первого блока элементов И, четвертый — ко входу второго элемента задержки, пятый — через второй блок элементов

И к одним входам дешифратора, шестой - через третий блок элементов

И к другим входам дешифратора, выхо ды которого подсоединены ко входам индикатора, выходы блока элементов памяти через последовательно соединенные первый блок элементов И и дополнительный блок счетчиков подключены ко вторым входам третьего блока элементов И, второй вход элемента несовпадения соединен с выходом элемента сравнения, а выход подключен ко второму входу блока элементов памяти, выход второго элемента задержки подключен к другим входам дополнительного блока счетчиков, на вход блока управления поданы тактовые импульсы.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство контроля состояния канала связи содержит блок 1 считывания, блок 2 счетчиков, сумматор 3 генератор 4 копий сигнала, блок 5 управления, элемент 6 несовпадения, блок 7 элементов памяти, первый, второй и третий блоки 8, 9 и 10 элементов И соответственно, дополнительный блок 11 счетчиков, дешифратор 12, индикатор 13, два умножителя 14, два интегратора 15, элемент

16 сравнения, два формирователя

17 и 18 сигнала, два элемента 19 и 20 И,. два счетчика 21 и 22 элемент 23 сравнения, интегратор 24, элемент 25 ИЛИ, первый и второй элементы 26 и 27 запрета соответственно, счетчик 28, регистр 29 сдвига, триггер 30, формирователь 31 импульсов, первый и второй элементы

32 и 33 задержки соответственно, разрядный счетчик 34. Причем на входы блока управления, регистра сдвига, первого и второго элементов запрета поданы тактовые импульсы, а на вторые входы умножителей подан эталонный сигнал. о

Устройство работает следующим образом.

На второй вход сумматора 3 поступает сигнал с генератора 4 копий сигнала, а на первый вход сумматора

3 - помехи с антенного входа устройства. Генератор 4 копий сигнала вырабатывает кодограммы (М-последовательности, последовательности Гольца), состоящие из единичных и нулевых символов. Уровень сигнала с генератора 4 копий сигнала устанавливается заранее, равным ожидаемому уровню полезного сигнала на входе перемножителей. В сумматоре 3 на сигнал с генератора 4 копий сигнала накладьтвается помехи с антенного входа устройства. С выхода сумматора 3 сигналы поступают на объдиненный вход умножителей 14. В умножителях 14 происходит умножение поступающего зашумленного

809594 сигнала на эталонные единичный и нулевой сигналы. Случайные величины с ,выходов интеграторов 15 поступают на входы формирователей 17 и 18 для оценки качества канала связи на статистике пакетов сигналов ненадежного обнаружения (CHO) и на элемент сравнения 16, с выхода, которого сигнал поступает на элемейт б несовпадения, который вырабатывает сигнал при искажении символа кодограммы.

Если сигнал с выходов интегра1торов 15 больше порога, на единичных выходах. формирователей 17 и 18 появляются сигналы, поступающие

isa элемент 19 И, с которого на элемент 25 ИЛИ поступают СНО первого рода. Если же сигналы на входах формирователей 17 и 18 меньше порЬга, из нулевых выходах их появляI ются сигналы, которые поступают на элемент 20 И, с коротого на элемент ,25 ИЛИ поступают СНО второго рода.

Появившийся на выходе элемента 25 ИЛИ сигнал поступает на запрещающий вход первого элемента 26 запрета., 25 тем самым запрещая прохождение тактовых импульсов (ТИ ) на счетчик 28.

Этот же СНО также поступает на регистр 29 сдвига и на вход "сброс" счетчика 28, который тем саиьм уста- gg навливается в нулевое состояние.

Если на следующем такте работы устройства на запрещающий вход первого элемента 26 запрета не поступает

СНО, на счетчик 28 проходит первый

ТИ. На следующем такте, если на выходе элемента 25 ИЛИ нет СНО, на счетчик 28 поступает второй TH и т;д. до тех пор, пока на выходе элемента

25 ИЛИ не появится импульс СНО. Через п тактов после появления на выхЬде элемента 25 ИЛИ первого импульса СНО этот импульс появляется на выходе регистра 29 сдвига и поступает на нулевой вход триггера 30,,который переходит из единичного 45 в нулевое состояние, и потенциал на запрещающем входе второго элемента,27 запрета исчезает. Через второй элемент 27 запрета на разрядный счетчик. 34 проходит TH. На $g пз„ я-ом такте, если за это время импульсы СНО, кроме первого, ие появились, на выходе счетчика 28 появляется сигнал, который поступает на единичный вход триггера 30, переводя его в единичное состояние. С триггера 30 на запрещающий: вход второго элемента запрета 27 поступает высокий потенциал, который запрещает прохождение TM на разрядный счетчик 34. Одновремен- 60 . но формирователь 31 импульсов по перепаду потенциалов на выходе трих гера 30 формирует импульс, который устанавливает разрядный счетчик

34 в нулевое состояние. 65

Если интервал между первым и следующим за ним CHO не больше правд тактов, устройство работает следук щим образом.

Первый импульс CHO через п А тактов появляется на выходе регистра

29 сдвига, поступает на нулевой вход триггера 30 и переводит его в нулевое состояние. На выходе триггера

30 исчезает высокий потенциал, второй элемент 27 запрета открывается и на разрядный счетчик 34 проходит

ТИ. до появления сигнала через пзцА+q тактов на выходе счетчика на запре- . щающий вход первого элемента 26, запрета поступает второй СНО, который поступает также на регистр 29 сдвига н сбрасывает счетчик 28 в нулевое состояние. Если интервал между вторьж и третьим СНО .также меньше пд А.тактов, сигнал на выходе счетчика 28 не появляется, и триггер

30 остается в нулевом состоянии. Через открытый второй элемент 27 запрета все время проходят TR.

Таким образом, до тех пор, пока интервал между поступающими с элемента 25 ИЛИ импульсами СНО не больше n „+, на первый элемент 26 запрета поступают СНО, принадлежащие одному и тому же пакету СНО некоторой длины, на разрядный счетчик 34 проходят ТИ, и счетчик подсчитывает длину пакета.

Допустим, на каком-либо такте на запрещающий вход первого элемента

26 запрета поступает последний СНО, !

:принадлежащий данному пакету. Через п А тактов этот СНО появляется на

-выходе регистра 29 сдвига и поступает на нулевой вход триггера 30.

На разрядный счетчик 34 через открытый второй элемент 27 запрета поступает еще один ТИ. Так как рассматриваемый. СНО - последний в пакете, то интервал между иим и следующим СНО больше п дд, Поэтому на следующем п дд„-ом такте после поступлений на первый элемент 26 запрета последнего СНО данного пакета на выходе счетчика 28 появляется импульс. Этот импульс поступает на единичный вход триггера 30 и переводит его в единичное состояние. На выкоде триггера 30 появляется высокий потенциал, который закрывает второй элемент

27 запрета. Перепад потенциалов вызывает срабатывание формирователя 31 импульсов, и с его выхода импульс поступает на управляющий вход блока

1 считывания, а через первый элемент

32 задержки устанавливает разрядный счетчик 34 в нулевое состояние.

Таким образом, число ТИ, зафиксированное в разрядном счетчике 34, соответствует длине пакета СНО. В ,зависимости от величины этого числа на одном из выходов блока 1 считывания появляется импульс, который заносится в блок 2 счетчиков.

В конце каждого контрольного интервала, величина которого определяется блоком 5 управления, по сигналу управления, поступающему с пятого выхода блока 5 управления на вто-" рой вход второго блока 9 элементов

И, на выходе появляется сигнал, подаваемый с выхода блока 2 счетчиков.

Этот сигнал дешифрируется дешифратором 12 и поступает на индикатор

13, где и отображает состояние канала связи. Сигнал с четвертого выхода блока 5 управления через второй элемент задержки 33 устанавливает блок 2 счетчиков и дополни-, 5 тельный блок 11 счетчиков в нулевое состояние. Одновременно с оценкой качества канала связи по статистике пакетов СНО происходит оценка статистики ошибок символов кодограмм.Я

При этом сигнал с элемента б несовпадения поступает в блок 7 элементов памяти и продвигается по нему импульсами со второго выхода блока

5 управления, которые вырабатываются с некоторой задержкой относительно импульсов с первого выхода для учета времени обработки сигналов. После сформирования кодограммы генератором 4 копий сигнала блок

5 управления со своего третьего выхода выдает сигнал на первый блок

8 элементов И при этом сигналы оши1 бки (искажение. единичных символов кодограмм) поступают на вход дополнительного блока 11 счетчиков. При поступлении определенного количества ТИ. на вход блока 5 управления с его шестого выхода будет сформирован сигнал, поступающий на .вторые входы третьего блока 10 элементов И, 4G с выхода которого сигнал поступает на дешифратор 12, в котором дешифрируется и поступает на индикатор

13, где и отображает состояние канала связи. Порядок оценки состояния ка- д нала связи по статистике пакетов .СНО или статистике ошибок символов кодограмм определяется блоком 5 управления путем подачи управляющих сигналов с выходов пять и шесть.

5О

Таким образом, предлагаемое устройство оценивает качество канала связи по статистике пакетов сигналов ненадежного обнаружения и по статистике ошибок символов кодограмм.

Эти оценки позволяют выбрать наиболее эффективную кодовую защиту, согласующуюся с характером ошибок в канале связи, что ведет к повышению эффективности канала связи.

Формула изобретения

Устройство контроля состояния ка. нала связи, содержащее две цепочки, каждая из которых состоит из последовательно соединенных умножителя, интегратора, формирователя сигнала,. элемента И и счетчика, выходы интеграторов каждой из цепочек подключены к первому и второму входу элемента сравнения, второй выход формирователя сигнала первой цепочки подключен к другому входу элемента И второй цепочки, второй выход формирователя сигнала второй цепочки подключен к другому входу элемента И первой цепочки, выходы счетчиков первой и второй цепочек подключены к од ним и другим входам элемента сравнения, выход которого через интегратор подключен к объединенным другим входам формирователей сигналов двух цепочек, выходы элементов И каждОй цепочки подключены соответственно к первому и второму входам элемента

ИЛИ, выход которого подключен через регистр сдвига к первому входу триггера и через последовательно соединенные первый элемент запрета и счетчик ко второму входу триггера, выход которого подключен к первому входу второго элемента запрета, второй вход которого подсоединен к другому входу регистра сдвига и к другому входу первого элемента запрета и на него поданы тактовые импульсы, вход второго элемента запрета соединен через формирователь импульсов со входом первого элемента задержки и с первым входом блока считывания, вы-. ход первого элемента задержки через последовательно соединенные разрядный счетчик и блок считывания подключен ко входам блока счетчиков, второй элемент задержки, выход которого подключен к другим входам блока счетчиков, выход элемента ИЛИ подключен к другому входу счетчика,.дешифратор, на вторые входы умножителей подан эталонный сигнал, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля состояния канала связи путем оценки статистики ошибок симовлов кодограмм, введены сумматор, генератор копий сигнала, блок управления, блок элементов памяти, три блока элементов И, элемент несовпадения, дополнительный блок счетчиков и индикатор, при этом первый вход сумматора является входом устройства, второй вход соединен с выходом генератора копий сигнала и выход подключен к объединенным входам умножителей первой и второй цепочек, первый выход блока управления подключен ко входу генератора коНий сигнала, второй - к первому входу элемента несовпадения и к первым входам блока элементов памяти, третий — к первым входам первого блока элементов И,, четвертый - ко входу второго элемента задержки, пятый - через второй блок

809594

Составитель Е.Голуб

Редактор Л.Пчелинская ТехрЕпМ.Табакович Корректор С.смак

Заказ 460 79 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4 элементов И к одним входам дешнфра,тора, шестой — через третий блок элементов И к другим входам дешифратора, выходы блока элементов памяти через последовательно соединенные первый блок элементов И и дополнительный блок счетчиков подключен ко вторым входам третьего блока элементов И, второй вход элемента несовпадения соединен с выходом элемента сравнения, а выход подключен ко второму входу блока элементов памяти, выход второго элемента задержки под- ключен к другим входам дополнительного блока счетчиков, на вход блока управления поданы тактовые импульсы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 568170, кл. Н 04 В 3/46 1977 (прототип).