Триггерное устройство

 

OIl ИСАНИЕ >8137оц

M3OSPETE Н ИЯ

Союэ Советскик

Соцкапксткческкк

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. санд-ву (22) Заявлено 09.04.79 (2! ) 2748994/18-21 (51) М. Кл, 3

Н 03 К 3/286 с присоединением заявки М

Государственный комитет

СССР (23) Приоритет

Опубликовано 15.03.81. Бюллетень М 10 (53 ) Уд К 6 2 1.37 4. .3 25(088.8) II0 AeItaM изобретений и открытий

Дата опубликования описания 15.03.81 (72) Авторы изобретения

И. И. Ликарев, Э. К. Есипов, В. Ф. Кавинцов и Г. И. Шишкин (7!) Заявитель (54) ТРИГГЕРНОЕ УСТРОЙСТВО

Изобретение относится к импульсной, технике и может быть испопьзовано при разработке запоминакепих и счетных устройств автоматики и вычиспитеньной теХники.

Известно триггерное устройство, содер-> жащее статический триггер, ячейку памяти, устройство перезаписи, формироватепь напряжения питания, формирователь импульса считывания, формирователь импульса установки исходного состояния, три схе!

О мы совпадения (lj .

Недостатком этого триггерного устройства является относительно низкая помехоустойчивость.

Известно также триггерное устройство, 1% содержащее триггер, первый и второй эпементы совпадения, первый и второй элементы памяти на магнитных сердечниках, первый и второй диоды, второй, третий и четвертый резисторы, тактовый вход триг гера соединен с входом триггерного устройства и первыми входами первого и второго эпементов совпадения, выходы

2 которых соединены соответственно с âõîдами сброса и установки триггера, прямой и инверсный выходы которого соединены с входами обмоток записи соответственно первого и второго элемента памяти на магнитных сердечниках, первый и второй резисторы соединены со вторыми входами соответственно первого и второго элементов совпадения а третий и четвертый реI зисторы соединены с шиной питания, входы обмоток считывания первого и второго эпементов памяти на магнитных сердечниках соединены с общей шиной (2).

Недостатком этого триггерного устройства явпяется относительно низкая помехозащищенность.

lleIIa изобретения - повышение помехозащищенности.

Поставленная цель достигается тем, что в триггерное устройство, содержащее триггер, первый и второй эпементы совпадения, первый и второй эпементы памяти на магнитных сердечниках, первый и второй диоды, первый, второй, третий и

813709

Ф четвертый резисторы, тактовый вход триггера соединен с входом триггерного устройства и первыми входами первого и второго элементов совпадения, выходы которых соединены соответственно с входами сброса и установки триггера, прямой и инверсный выходы которого соединены с входами обмоток записи соответственно первого и второго элементов памяти на магнитных сердечниках, первый и второй резисторы соединены со вторыми входами соответственно первого и второго элементов совпадения, а третий и четвертый резисторы соединены с шиной питания, входы обмоток считывания первого и

BTopoFo эпементов памяти нв магнитных сердечниках соединены с общей шиной, введены первый и второй конденсаторы, шина питания соединена с первым и вторым резисторами, вторые входы первого и второго элементов совпадения соединены с общей шиной соответственно через

Первый и второй конденсаторы, третий и четвертый резисторы соединены с входами обмоток записи соответственно первого и второго эпементов памяти на магнитных сердечниках, выходы обмоток записи которых соединены между собой, в выходы обмоток считывания первого и второго элементов памяти нв магнитных сердечниках соединены с катодами соответственно первого и второго диодов, аноды которых соединены со вторыми входами соответственно первого и второго элементов совпадения.На чертеже показана структурная схема триггерного устройства.

Триггерное устройство, содержащее триггер 1, первы и 2 и второй 3 элем енты совпадения, первый 4 и второй 5 эпементы памяти на магнитных сердечниках, первый 6 и второй 7 диоды, первый S, второй 9, третий 10 и четвертый 11 резисторы, первый 12 и второй 13 конденсаторы. Тактовый вход триггера 1 соединен с входом 14 триггерного устройства и первыми входами первого 2 и второго

3 элементов совпадения, выходы которых соединены соответственно с входами сброса и установки триггера 1, прямой и инверсный выходы которого соединены с

> входами обмоток записи соответственно первого 4 и второго 5 элементов памяти на магнитных сердечниках, первый 8 и второй 9 резисторы соединены со вторы ми входами соответственно первого 2 и второго 3 эпементов совпадения, в третий

10 и четвертый 11 резисторы соединены с шиной 15 питания, входы обмоток считыввния первого 4 и в-орого 5 элементов памяти на магнитных сердечниках соединены с общей шиной 16, шина 15 питания соединена с первым 8 и вторым 9 резисторами, вторые входы первого 2 и второго 3 элемента совпадения соединены с общей шиной 16 соответственно через первый 12 и второй 13 конденсаторы,третий 10 и четвертый 11 резисторы соединены с входами обмоток записи соответственно первого 4 и второго 5 элементов памяти нв магнитных сердечниках выходы обмоток записи которых соединены между собой, а выходы обмоток считывания первого 4 и второго 5 элементов памяти на магнитных сердечниках соединены с катодами сооТветственно первого 6 и второго

7 диодов, аноды которых соединены со вторыми входами соответственно первого 2

20 и второго 3 эпементов совпадения.

Триггерное устройство работает следующим образом.

Допустим, что триггер 1 находится в состоянии логического "0", сердечники элементов 4 и 5 памяти намагничены вниз, на входе триггера 1 присутствует уровень логической "1". При поступлении нв вход триггера 1 уровня логического 0 запрещается прохождение сигнала через элементы 2 и 3 совпадения и происходит переключение триггера 1 в состояние ногической 1". При этом сердечники элементов памяти 4 и 5 начинают перемагничиваться "вверх . На выходе обмоток считывания элемента 4 памяти появ35 ляется импульс попожитепьной полярнос4 ти, диод 6 смещается в обратном направпении, конденсатор 12 заряжается через резистор 8 . Скорость перемагничиввния сердечника элемента 4 памяти и вмплиту-;

40 дв импульса на выходе обмотки считывания определяются током обмотки записи.

После заряда конденсатора 12 диод 6 смещается в прямом направлении, ток перемагничивания будет определяться сум45 мой токов обмотки записи и обмотки считывания, амплитуда импульса на выходе обмотки считывания возрастает. При перемагничивании "вверх сердечника элемента 5 памяти на выходе его обмотки

50 считывания появляется импульс отрицательной попярности,. диод 7 смещается в прямом направлении. Скорость перемвгничиввния сердечника определяется разностью токов обмоток записи и считывания.

55 Ток обмотки считывания в начальный момент равен сумме токов через резистор

9 и конденсатор 13. После заряда конденсатора ток обмотки считывания опре

813709

15 деляется резистором 9, при этом скорость перемагничивания сердечника возрастает.

Таким образом, время перемагничивания сердечника элемента 5 памяти существенно больше времени перемагничивания сердечника алемента 4 памяти, т.е, за время переключения элемента 4 памяти элемент 5 памяти не изменяет своего со. стояния. Уровень логического 0 на входе триггера 1 может быть снят после переключения элемента 4 памяти, длительность импульса питания в случае импульсной запитки схемы должна обеспечить переключение обоих элементов памяти.

Переключение триггера в состояние логического "0" происходит аналогичным образом;

Если триггер l, установленный в состояние логического "О, переключается под действием внешней помехи, то на выходе обмотки считывания элемента 4 па» мяти появпется импульс положительной полярности. Конденсатор 12 начинает заряжаться через резистор 8. При достиже нии напряжением на конденсаторе 12 порога срабатывания элемента 2 совпадения на входе сброса триггера 1 появляется импульс отрицательной полярности, возвращающий триггер 1 в состояние логического 0". После этого элемент 4 памяти восстанавливает все состояние за время восстановления состояния триггера 1, а элемент 5 памяти не изменяет своего состояния. Если триггер 1 устанавленный в состояние логического . 0", после перерыва в питании установится в состояние логической "1, то восстановление его состояния происходит аналогичным образом. Если триггер 1, установленный в состояние логического 0 после перерыва в питанйи не изменяет своего состояния, в момент включения питания эа счет неидеальной прямоугольности петли гистерезиса сердечника на выходе обмотки считывания элемента 5 памяти возникает положительный импульс помехи, диод 7 смещается в обратном направлении, конденсатор 13 начинает заряжаться через резистор 9. Однако за время действия помехи напряжением иа конденсаторе 13 не достигается порога срабатывания элемента совпадения 3, и триггер 1 не изменяет свое состояние.

Аналогичным образом происходит подавление помехи, возникающей при изме нении направления тока обмотки записи после восстановления состояния триггера 1.

При восстановлении состояния триггера

1 обмотка считывания алемента памяти, формирующая положительный импульс, работает в режиме холостого хода. Отсутствие нагрузки позволяет уменьшить ток обмотки записи и таким образом, умень» шить потребление триггера. Отсутствие дополнительной обмотки эалиси в элементах памяти позволяет уменьшить их ra6aриты эа счет отсутствия соответствующего количества витков провода и возможности выбора сердечника меньших габаритов.

Таким образом, использование предлагаемого триггера позволяет повысить по мехоустойчивость и уменьшить потребле«

we.

Формула изобретения Три ггерное устройство, содержащее ь триггер, первый и второй алементы .совпадения, первый и второй алементы памяти на магнитных сердечниках, первый и второй диоды, первый, второй третий и четвертый резисторы, тактовый вход триггера соединен с входом триггерного устрой» ства н первыми входами первого и второго элементов совпадения, выходы которых

З0 соединены соответственно с входами сброса и установки триггера, прямой и инверсный выходы которого соединены с входами обмоток. записи соответственно первого и второго алементов памяти на маг, нитных сердечниках, первый и второй ре»зисторы соединены со вторыми входами соответственно первого и второго алементов сов адения, а третий и четвертый резисторы соединены с шиной питания, входы обмоток считывания первого и второго элементов памяти на магнитных сердечниках соединены с общей шиной, о т л и, ч а ю щ е е с я тем, что, с цепью новышения помехоэащищенности, в него введе4S ны первый и второй конденсаторы, шина питания соединена с первым и вторым резисторами, вторые входы первого и второго элементов совпадения соединены с общей шиной соответственно через первый

$9 и второй конденсаторы, третий и четвертый резисторы соединены с входами об моток записи соответственно первого и второго элементов памяти на магнитных сердечниках, выходы обмоток записи которых соединены между собой, а выходы об- моток считывания первого и второго элементов памяти на магнитных сердечниках соединены с катодами соответственно первого и второго диодов, аноды которых соеИ с точники и нформац ии, принятые во внимание п ри экспертизе

7 81 3709 8 динены со вторыми входами соответствен- 1. Авторское свидетельство СССР но первого и второго элементов совпа- »» 445976, кп. Н 03 К 3/286, 1964. денни. 2. Авторское свидетельство СССР по заявке И 2556932/18-21, кл. Н 03 К 3/286, 20.12.77 (прототип) .

Составитель О. Скворпов

Редактор Т. Веселова Техред Н. Ковалева Корректор О. Билак

Заказ 888/76 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035» Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, уп. Проектная, 4