Логический элемент или-и/или-не-и

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

«»813785

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (5!)М. Кл.з (22) Заявлено 090176 (21) 2312656/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.03.81. Бюллетень № 10

Дата опубликования описания 15,0381

Н 03 К 19/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325. . 65 (088. 8) (72} Автор изобретения

10. К. Кушнер (71) Заявитель (54) ЛОГИЧЕСКИИ ЭЛЕМЕНТ ИЛИ-И/ИЛИ/HE/И

Изобретение относится к вычислительной технике и может быть использовано при построении сверхбыстродействующих 3BN на основе больших интегральных схем.

Известны логические элементы, выполненные на многоэмиттерных транзисторах (1) и (2) К общему недостатку этих логических элементов относится низкое быстродействие, ограниченное величиной задержки, вносимой каскадом восстановления уровня логического сигнала.

Наиболее близок по техническому решению к предлагаемому логический элемент, содержащий входной логический элемент ИЛИ на многоэмиттерном транзисторе н диодном включении, кол- 20 лектор которого объединен с базой и подключен к базе первого транзистора переключателя тока, а эмиттеры подключены соответственно к шинам входных сигналов и источникам тока, и выходные эмиттерные повторители на транзисторах, выполняющие функцию

"проводное И" t2) .

Недостатком данного устройства является невысокое быстродействие. 30

Цель изобретения — повышение быстродейстния по прямому выходу логического элемента.

Поставленная цель достигается тем, что н устройстве выход элемента ИЛИ через резистор соединен с пряьым выходом переключателя тока.

На чертеже представлена принципиальная схема логического элемента.

Устройство содержит нходной элемент ИЛИ на многоэмиттерном транзисторе (МЭТ) 1 в диодном включении, подключенном коллектором к базе первого транзистора 2 переключателя тока, эмиттер которогс coåäèíeí с эмиттером второго транзистора 3 через резистор 4 и с шиной источника питания через резистор ", источники тока на транзисторах 6 и 7, эмиттерные повторители на транзисторах

8 и 9, подключенных базами к коллекторным резисторам 10 и 11 транзисторов переключателя тока, при этом коллектор транзистора 3, являющий- . ся прямым выходом переключателя тока, через резистор 12 соединен с коллектором МЭТ 1, который является ныходом элемента ИЛИ.

Устройство работает следующим образом.

8137 ВЬ

Формула изобр ет ения

Г

1 ! (l

1 !

БНИИПИ Заказ 83б/80 Тираж 988 Подписное

Филиал ППП "Патент", г.ужгород,ул. Проектная,. 4

Б исходном состоянии на входы элемент а подаются си гналы 0 " нысокий уро,вень напряжения). В этом случае все эмиттерно-базовые переходы МЭТ 1 открыты, и сигнал "0", уменьшенный вследствие потерь на

МЭТ, передается на вход переключателя тока, транзистор 2 .которого открыт, а транзистор 3 закрыт. Сигнал

"1" = коллектора -..ранзистора 2 передается на выход через МЗТ 9. При этом на резисторе 12 от тока, протекающего от общей шины через pe=-.èñтор 11, создается падение напряжения.„ соответствующее потерям сигнала на

МЗТ 1 входного логического элемента ИЛИ и на МЭТ 9 выходного эмит-.;ерного повторителя, при этом на эмит— терах МЭТ 9 формируется напряжение, равное сигналу "0".

При подаче на один из входов устройства сигнала "1" (низкий уровень напряжения) транзистор 2 переключателя тока закрывается, а транзистор

3 открывается. Сигнал "0" с коллектора транзистора 2 поступает на вход

МЭТ 9 выходного эмиттер-:îãà повторителя, Через транзистор 3 начинает протекать ток от общей шины через резистор 11. Падение напряжения на резисторе 12 уменьшается. Величина тока через резистор 12 определяется резисторами 11,. 4 и 5 и ныбирается такой, чтобы напряжение на змиттерах

МЭТ В было равно сигналу "1", Эмиттеры многоэмиттерных транзисторон

8 и 9 выходных эмиттерных повторителей являются выходами элемента.

Объединением выходов нескольких элементов осуществляется функция

"проводное И".

Переходный процесс на прямом вы-ходе логического элемента cîñòîèò из трех характерных участков„ На первом участке выходной сигнал с задержкой, Г

Г 1 Г =1 ! 1 ((1 близ кой к времени пролета Iðàíçèñòoров, практически пов..оряет входной сигнал, На втором участке происходит сло;кение cHI Hàëoí с выхода элемента

ИЛИ и сигнала прямого выхода первключателя тока. Третий участок, от: осящиися к "верхушке" фронта сигнала, определяется параметрами только переключателя тока.

Предлагаемое устройство позволяет исключить влияние залержки переключателя тока на задержку всего логи .еского элемента и обеспечивает повышение быстродеиствия логического элемента по прямому ныходу.

Логический элемент ИЛИ-И/ИЛИ/НЕ/И, содержащий BxG, íoé логический элемент ИЛИ на многозмиттерном транзисторе в диодном включении, коллектор которого объединен с базой и подклю-чен к базе первого транзистора переключателя тока, а эмиттеры подключены соответственно к шинам входных сига налов и источникам тока, и выходные эмиттерные повторители на многоэмиттерных транзисторах, выполняющие функцию "проводное И", о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия по прямому выхо-. ду. логического элемента, выход элемен=а ИЛИ черз резистор соединен с прямым выходом переключателя тока.

Источники информации„

3 принятые во внимание при экспертизе

1. Ефремов В. и др. Импульсные элементы автоматики и вычислительной техники. Л., "Знергия", 1977,. с. 180, рис. 8-2 3, 4Q 2. Авторское свидетельстно СССР

У 333707, кл. Н 03 К 19/08„1970 (прототип),

Логический элемент или-и/или-не-и Логический элемент или-и/или-не-и 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх